AD9680
新規設計に推奨A/Dコンバータ、14ビット、1.25GSPS/1GSPS/820MSPS/500MSPS、デュアル、JESD204B
- 製品モデル
- 8
- 1Ku当たりの価格
- 最低価格:$349.25
製品の詳細
- 最大1.25GSPSのサンプルレートに対応するピン・コンパチブル・ファミリー
- JESD204B(サブクラス1)にコード化されるシリアル・デジタル出力
- 1GSPS(デフォルト設定)におけるチャンネル当たりのパワー:1.65W
- SFDR=85dBFS@340MHz、80dBFS@1GHz
- SNR=65.3dBFS@340MHz、(AIN=-1.0dBFS)、60.5dBFS@1GHz(AIN=-1.0dBFS)
- ENOB=10.8ビット@10MHz
- DNL誤差:±0.5LSB
- INL誤差:±2.5LSB
- ノイズ密度=-154dBFS/Hz@1GSPS
- 動作電源電圧:1.25V、2.5Vまたは3.3V
- ノーミッシング・コード保証
- ADC用電圧リファレンスを内蔵
- 柔軟な入力範囲
- AD9680-1000/AD9680-820:1.46V p-p~1.94V p-p(公称1.70V p-p)
- AD9680-500:1.46V p-p~2.06V p-p(公称2.06V p-p)
- プログラマブル終端抵抗
- 400Ω、200Ω、100Ω、50Ω差動
- 入力可能なアナログ・フルパワー帯域:2GHz
- チャンネル・アイソレーション/クロスト-ク:95dB
- AGC導入に有効な振幅検出ビット
- チャンネルあたり2つの広帯域デジタル・プロセッサを内蔵
- 12ビットNCO、最大4段にカスケードされたハーフバンド・フィルタ
- 差動クロック入力
- 1、2、4、8の整数クロック分周
- 柔軟なJESD204Bレーン構成
- 小信号ディザ
AD9680は、デュアル、14ビット、1.25GSPS/1GSPS/820MSPS/500MSPSのA/Dコンバータ(ADC)です。デバイスは、オンチップのバッファ回路とサンプル&ホールド回路を備えており、低消費電力、小型サイズおよび使い易く設計されています。このデバイスは、最大2GHzまでの広帯域幅アナログ信号をサンプリングするように設計されています。AD9680は、小型パッケージ内に、広い入力帯域幅、高サンプリング・レート、優れた直線性および低消費電力と最適化されています。
デュアルのADCコアは、マルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCは、ユーザー選択可能な多様な入力範囲をサポートする広帯域幅入力となっています。リファレンス電圧を内蔵しているため設計が容易です。
アナログ入力とクロック信号は、差動の入力となっています。各ADCデータの出力は、2つのデジタル・ダウンコンバータ(DDC)に内部で、接続されています。各DDCは、5段にカスケードされた信号処理段で構成されています。:12ビットの周波数変換(NCO)と4つのハーフ・バンド・デシメーション・フィルタ。DDCはデフォルトでバイパスされます。
DDCブロックに加えて、AD9680は、通信用レシーバ内の自動ゲイン制御(AGC)機能を簡素化する幾つかの機能を備えています。プログラマブルなスレッショールド検出器を使うと、ADCの高速検出ビットを使って着信信号パワーをモニタすることができます。もし入力信号レベルがプログラマブルなスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、迅速にシステム・ゲインを下げてADC入力で範囲外状態を回避することができます。
ユーザーは、DDC構成とレシーブ・ロジック・デバイスがアクセプト可能なレーン・レート次第で、サブクラス1 JESD204Bベースの高速シリアル出力は、1、2、4レーン配置のさまざまな構成にすることできます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。
AD9680は柔軟なパワーダウン・オプションを備えており、必要に応じて大幅な省電力を可能にします。これら全ての機能は、1.8V~3.3Vの3線SPIを使ってプログラムすることができます。
AD9680は、64ピン鉛フリーLFCSPパッケージを採用し、-40℃~+85℃の工業用温度範囲にわたって仕様規定されています。この製品はUS特許によって保護されています。
製品のハイライト
- 広いフルパワー帯域幅は、最大2GHZまでの信号のIFサンプリングをサポートします。
- プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。
- 4つの内蔵された広帯域デシメーション・フィルタと数値制御発振(NCO)ブロックは、マルチバンド・レシーバをサポートします。
- 柔軟なシリアル・ポート・インターフェース(SPI)は、システムが必要とする仕様にミートするための、いろいろな製品の特性と機能を制御します。
- プログラマブルな高速オーバ・レンジ検出機能
- 9mm×9mmの64ピンLFCSPパッケージ
アプリケーション
- 通信関連
- ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ:
3G/4G、TD-SCDMA、W-CDMA、GSM、LTE - 汎用ソフトウェア無線
- ウルトラ・ワイドバンド衛星用レシーバ
- 計測機器
- レーダ
- 通信諜報(SIGINT)
- DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
- HFCデジタル・リバース・パス・レシーバ
ドキュメント
データシート 2
ユーザ・ガイド 1
アプリケーション・ノート 1
技術記事 21
情報 1
ビデオ 2
デバイス・ドライバ 3
サードパーティ・ソリューション 1
FPGA相互運用性レポート 2
珍問/難問集 4
Analog Dialogue 8
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
AD9680BCPZ-1000 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZ-1250 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZ-500 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZ-820 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZRL7-1000 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZRL7-1250 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZRL7-500 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZRL7-820 | 64-Lead LFCSP (9mm x 9mm w/ EP) |
製品モデル | 製品ライフサイクル | PCN |
---|---|---|
12 9, 2016 - 16_0107 AD9680-500/820/1000/1250 Die Revision and Data Sheet Change |
||
AD9680BCPZ-1000 | 製造中 | |
AD9680BCPZ-1250 | 製造中 | |
AD9680BCPZ-500 | 製造中 | |
AD9680BCPZ-820 | 製造中 | |
AD9680BCPZRL7-1000 | 製造中 | |
AD9680BCPZRL7-1250 | 製造中 | |
AD9680BCPZRL7-500 | 製造中 | |
AD9680BCPZRL7-820 | 製造中 |
これは最新改訂バージョンのデータシートです。
ソフトウェア・リソース
デバイス・ドライバ 3
評価用ソフトウェア 2
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
JESD204 Interface Framework
Integrated JESD204 software framework for rapid system-level development and optimization
必要なソフトウェア/ドライバが見つかりませんか?
ハードウェア・エコシステム
製品モデル | 製品ライフサイクル | 詳細 |
---|---|---|
クロック生成デバイス 4 | ||
LTC6951 | 最終販売 | 超低ジッタ VCO内蔵の複数出力 クロック・シンセサイザ |
LTC6952 | 最終販売 | 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz PLL |
HMC7044 | 新規設計に推奨 |
JESD204B / JESD204 用機能付き、3.2 GHz、14 出力、高性能ジッター減衰器 |
AD9528 | 新規設計に推奨 |
クロック・ジェネレータ、14 LVDS / HSTL出力、JESD204B対応 |
クロック分配器 (クロック・ディストリビューション) 3 | ||
LTC6955 | 最終販売 | 超低ジッタ、7.5 GHz、11 出力ファンアウト・バッファ・ファミリー |
LTC6953 | 最終販売 | 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz クロック分配器 |
HMC7043 | 新規設計に推奨 |
JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ |
デジタル制御VGA 2 | ||
ADA4961 | 新規設計に推奨 | RF DGA、3.2GHz、低歪み |
ADL5205 | 新規設計に推奨 |
DGA(デジタル制御ゲイン・アンプ)、デュアル、35 dBのゲイン範囲、ステップ・サイズ 1 dB |
パワー・スイッチ内蔵型降圧レギュレータ 2 | ||
ADP2164 | 新規設計に推奨 | ステップダウンDC-DCレギュレータ、6.5V、4A、高効率 |
ADP2384 | 新規設計に推奨 | ステップダウンDC-DCレギュレータ、20V、4A、同期型 |
完全差動アンプ 4 | ||
ADL5565 | 新規設計に推奨 | 差動アンプ、超高ダイナミックレンジ、6GHz |
ADL5569 | 新規設計に推奨 | 6.5 GHz、超高感度ダイナミック・レンジ、差動アンプ |
ADL5567 | 新規設計に推奨 | 4.3 GHz, Ultrahigh Dynamic Range, Dual Differential Amplifier |
ADL5566 | 新規設計に推奨 | 差動アンプ、デュアル、4.5GHz 、超高ダイナミックレンジ |
正電圧のリニア電圧レギュレータ(LDO) 1 | ||
ADP1741 | 製造中 | 低ドロップアウト・リニア・レギュレータ、2A、CMOS |
ツールおよびシミュレーション
Virtual Eval(仮想評価、 ベータ版)
Virtual Evalは、ADC、DAC、およびその応用製品評価を支援するウェブベースの設計ツールです。アナログ・デバイセズのサーバ上にあるモデルを使用して、重要な部品の性能特性をわずか数秒でシミュレートします。使用時は、入力トーンや外部ジッタなどの動作条件のほか、ゲインやデジタル・ダウンコンバージョンといったデバイス機能を設定してください。ノイズ、歪み、分解能、FFT、タイミング図、周波数応答プロット、その他さまざまな性能特性を確認することができます。
ツールを開くIBISモデル 1
AD9680 AMI Model
ツールを開く設計ツール 1
ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
ツールを開くVisual Analog
VisualAnalog™は、高速ADCの選択や評価を行う設計者向けに、強力なシミュレーション/データ解析ツール・セットとユーザ・フレンドリなグラフィカル・インターフェースを組み合わせたソフトウェア・パッケージです。
ツールを開くADIsimRF
ADIsimRFは使いやすいRFシグナル・チェーン計算ツールです。最大50段までのシグナル・チェーンについて、カスケード・ゲイン、ノイズ、歪み、消費電力を計算し、プロット、エクスポートが可能です。ADIsimRFには、アナログ・デバイセズのRFおよびミックスド・シグナル部品のデバイス・モデルの広範なデータ・ベースも含まれています。
ツールを開くMathWorks® 1
AD9680 MATLAB ADIsimADC
ツールを開くSパラメータ 1
LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。