AD9234
新規設計に推奨A/Dコンバータ、12ビット、1GSPS / 500MSPS、デュアル、JESD204B
- 製品モデル
- 4
- 1Ku当たりの価格
- 最低価格:$305.59
製品の詳細
- JESD204B(サブクラス1)にコード化されたシリアル・デジタル出力
- チャンネルあたりの全電力1.5W@1GSPS(デフォルト設定)
- SFDR
- 79dBFS@340MHz(1GSPS)
- 85dBFS@340MHz(500MSPS)
- SNR
- 63.4dBFS@340MHz(AIN=-1.0dBFS、1GSPS)
- 65.6dBFS@340MHz(AIN=-1.0dBFS、500MSPS)
- ENOB=10.4ビット@10MHz(1 GSPS)
- DNL=±0.16LSB; INL=±0.35LSB(1GSPS)
- ノイズ密度
- -151dBFS/Hz@1GSPS
- -150dBFS/Hz@500MSPS
- DC動作電源電圧:1.25V、2.5V、3.3V
- 低振幅のフルスケール入力
- 公称1.34V p-p@1GSPS
- 公称1.63V p-p@500MSPS
- ノーミス・コード
- ADC用電圧リファレンスを内蔵
- 柔軟性のある終端インピーダンス
- 400 Ω、200 Ω、100 Ω、50 Ω差動
- 使用可能なアナログ入力フルパワー帯域幅:2 GHz
- チャンネル・アイソレーション/クロストーク:95 dB
- 効率的なAGC実行のための振幅検出ビット
- 差動クロック入力
- 1、2、4、8の整数クロック分周
- 柔軟なJESD204Bレーン構成
- 小信号ディザ
AD9234は、12ビット、1GSPS/500MSPSのデュアルA/Dコンバータです。このデバイスはバッファとサンプル&ホールド回路を内蔵しており、低消費電力、小型、使い易さを考慮して設計されています。この製品は広帯域のアナログ信号をサンプリングするように設計されています。AD9234は小型パッケージに収納され広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力に最適化されています。
デュアルのADCコアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力には広帯域のバッファが接続されており、ユーザー選択可能な、多様な入力範囲をサポートします。リファレンス電圧を内蔵しているので回路設計が容易です。各ADCのデータ出力はオプションで内部的に1/2デシメーション回路ブロックに接続されます。
AD9234は通信用レシーバの中の自動ゲイン制御(AGC)機能を簡素化する複数の機能を備えています。さらに、スレッショールドが設定可能な検出器を使うと、ADCの高速検出出力ビットを使って着信信号電力をモニタすることができます。入力信号レベルが設定可能なスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータの待ち時間は小さいため、ユーザーは迅速にシステム・ゲインを下げてADC入力でのオーバーレンジ状態を回避することができます。高速検出出力に加え、AD9234は信号をモニタする機能も備えています。信号モニタ・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。
ユーザーはレシーブ・ロジック・デバイスが許容できるレーン・レートとADCのサンプリング・レート次第で、サブクラス1 JESD204Bベースの高速シリアル出力を、1、2、4レーン配置のさまざまな構成にすることできます。複数個のデバイス同期は、SYSREF±入力ピンとSYNCINB±入力ピンを通してサポートされます。
AD9234には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は1.8V~3.3V対応3線SPIを使って設定可能です。
AD9234は64ピンの鉛フリーLFCSPパッケージを採用し、-40°C~+85°Cの工業温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。
製品のハイライト
- 低消費電力アナログ・コア:12ビット、チャンネル当り1.5Wの1.0GSPSデュアルA/Dコンバータ(ADC)。
- 広いフルパワー帯域幅は、最大2GHzまでの信号のIFサンプリングをサポートします。
- プログラマブル入力終端を持ったバッファ入力は、フィルタの設計と導入を簡素化します。
- 柔軟なシリアル・ポート・インターフェース(SPI)は、個別のシステム要求を満たすために製品の各種特性と機能を制御します。
- プログラマブルな高速オーバーレンジ検出機能
- 9mm×9mmの64ピンLFCSPを採用
- 14ビット、1GSPSデュアルADCのAD9680とピン互換です。
アプリケーション
- 通信関連
- ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ:
- 3G/4G、TD-SCDMA、WCDMA、GSM、LTE
- ポイントtoポイント無線システム
- デジタル・プリディストーション監視パス
- 汎用ソフトウェア無線
- ウルトラ・ワイドバンド衛星用レシーバ
- 計測機器(スペクトラム・アナライザ、ネットワーク・アナライザ、組込みRFテスト回路)
- デジタル・オシロスコープ
- 高速データ・アクイジション・システム
- DOCSIS 3.0 CMTSアップストリーム・レシーバ・パス
- HFCデジタル・リバース・パス・レシーバ
ドキュメント
データシート 1
ユーザ・ガイド 1
技術記事 2
デバイス・ドライバ 1
FPGA相互運用性レポート 2
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
AD9234BCPZ-1000 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9234BCPZ-500 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9234BCPZRL7-1000 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9234BCPZRL7-500 | 64-Lead LFCSP (9mm x 9mm w/ EP) |
製品モデル | 製品ライフサイクル | PCN |
---|---|---|
2 1, 2017 - 16_0273 AD9234-500/1000 Die Revision and Data Sheet Change |
||
AD9234BCPZ-1000 | 製造中 | |
AD9234BCPZ-500 | 製造中 | |
AD9234BCPZRL7-1000 | 製造中 | |
AD9234BCPZRL7-500 | 製造中 |
これは最新改訂バージョンのデータシートです。
ソフトウェア・リソース
デバイス・ドライバ 1
評価用ソフトウェア 2
JESD204 Interface Framework
Integrated JESD204 software framework for rapid system-level development and optimization
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
必要なソフトウェア/ドライバが見つかりませんか?
ハードウェア・エコシステム
製品モデル | 製品ライフサイクル | 詳細 |
---|---|---|
クロック生成デバイス 4 | ||
LTC6951 | 最終販売 | 超低ジッタ VCO内蔵の複数出力 クロック・シンセサイザ |
LTC6952 | 最終販売 | 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz PLL |
HMC7044 | 新規設計に推奨 |
JESD204B / JESD204 用機能付き、3.2 GHz、14 出力、高性能ジッター減衰器 |
AD9528 | 新規設計に推奨 |
クロック・ジェネレータ、14 LVDS / HSTL出力、JESD204B対応 |
クロック分配器 (クロック・ディストリビューション) 3 | ||
LTC6955 | 最終販売 | 超低ジッタ、7.5 GHz、11 出力ファンアウト・バッファ・ファミリー |
LTC6953 | 最終販売 | 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz クロック分配器 |
HMC7043 | 新規設計に推奨 |
JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ |
デジタル制御VGA 1 | ||
ADA4961 | 新規設計に推奨 | RF DGA、3.2GHz、低歪み |
パワー・スイッチ内蔵型降圧レギュレータ 2 | ||
ADP2164 | 新規設計に推奨 | ステップダウンDC-DCレギュレータ、6.5V、4A、高効率 |
ADP2384 | 新規設計に推奨 | ステップダウンDC-DCレギュレータ、20V、4A、同期型 |
完全差動アンプ 1 | ||
ADL5565 | 新規設計に推奨 | 差動アンプ、超高ダイナミックレンジ、6GHz |
正電圧のリニア電圧レギュレータ(LDO) 1 | ||
ADP1741 | 製造中 | 低ドロップアウト・リニア・レギュレータ、2A、CMOS |
ツールおよびシミュレーション
Virtual Eval(仮想評価、 ベータ版)
Virtual Evalは、ADC、DAC、およびその応用製品評価を支援するウェブベースの設計ツールです。アナログ・デバイセズのサーバ上にあるモデルを使用して、重要な部品の性能特性をわずか数秒でシミュレートします。使用時は、入力トーンや外部ジッタなどの動作条件のほか、ゲインやデジタル・ダウンコンバージョンといったデバイス機能を設定してください。ノイズ、歪み、分解能、FFT、タイミング図、周波数応答プロット、その他さまざまな性能特性を確認することができます。
ツールを開くIBISモデル 1
ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
ツールを開く