AD9653
新規設計に推奨A/Dコンバータ、クワッド、16ビット、125 MSPS、シリアルLVDS、1.8 V
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格：$321.00
製品の詳細
- 電源動作：1.8 V
- 低消費電力：125 MSPSでチャンネルあたり164 mW、消費電力調整オプション付き
- SNR = 70 MHzで76.5 dBFS (2.0 V p-p入力振幅)
- SNR = 70 MHzで77.5 dBFS (2.6 V p-p入力振幅)
- SFDR = 90 dBc (ナイキスト周波数まで)
- DNL = ±0.7 LSB(typ); INL = ±3.5 LSB(typ)
- シリアルLVDS (ANSI-644、デフォルト)および低消費電力の縮小レンジ・オプション(IEEE 1596.3と同じ)
- 650 MHzのフル・パワー・アナログ帯域幅
- 2 V p-pの入力電圧範囲(2.6 V p-pまでサポート)
- 詳細については、データシートを参照してください
AD9653はサンプル&ホールド回路内蔵クワッド16 ビット125 MSPSのA/D コンバータ(ADC)であり、低価格、低消費電力、小型、使い易さについて最適化されています。このデバイスは、最大125 MSPSの変換レートで動作し、小型パッケージが重要となるアプリケーションで優れたダイナミック性能と低消費電力を持つように最適化されています。
このADCは、フル性能動作のために1.8 Vの単電源とLVPECL/CMOS/LVDS互換のサンプル・レート・クロックを必要とします。多くのアプリケーションに対して、外付けのリファレンス電圧またはドライバなしで済みます。
このADCは該当するLVDSシリアル・データレートを得るために、サンプル・レート・クロックを自動的に逓倍します。このデバイスには、出力でデータを取り込むためのデータ・クロック出力(DCO)と新しい出力バイトを通知するためのフレーム・クロック出力(FCO)が設けてあります。個別チャンネル・パワーダウンをサポートしており、すべてのチャンネルをディスエーブルしたときの消費電力は2 mW 以下です。ADCは、柔軟性を高め、システム・コストを下げるためにデザインされた、プログラマブルな出力クロック、データ・アライメント、デジタル・テスト・パターンの生成などの複数の機能を持っています。使用可能なデジタル・テスト・パターンとしては、決定論的パターン、疑似ランダム・パターン、シリアル・ポート・インターフェース(SPI)を介して入力するユーザー定義のテスト・パターンなどがあります。
AD9653は、RoHS準拠の48 ピンLFCSPパッケージを採用しています。仕様は−40°C～+85°Cの工業用温度範囲で規定されています。
製品のハイライト
- 小型フットプリント。4個のADCを小型の省スペース・パッケージに収納
- 125 MSPSでチャンネルあたり164 mWの低消費電力、消費電力調整オプション付き。
- AD9253 14ビット・クワッドおよびAD9633 12ビット・クワッドADCとピン互換
- 使い易い。最大500 MHzの周波数で動作するデータ・クロック出力(DCO)を持ち、ダブル・データレート(DDR)動作をサポート。
- 柔軟性。SPI制御は、特定のシステム条件を満たす広範囲で柔軟な機能を提供します。
アプリケーション
- 医用超音波およびMRI
- 高速画像処理
- 直交無線レシーバ
- ダイバーシティー無線レシーバ
- テスト装置
ドキュメント
データシート 2
ユーザ・ガイド 1
アプリケーション・ノート 5
技術記事 1
よく聞かれる質問 1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD9653BCPZ-125 | 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) | ||
| AD9653BCPZRL7-125 | 48-Lead LFCSP (7mm x 7mm x 0.75mm w/ EP) |
これは最新改訂バージョンのデータシートです。
ハードウェア・エコシステム
| 製品モデル | 製品ライフサイクル | 詳細 |
|---|---|---|
| アナログ制御可変ゲイン・アンプ（VGA） 1 | ||
| AD8334 | 製造中 | 可変ゲイン・アンプ、超ローノイズ・プリアンプ／プログラマブルRIN内蔵、クワッド |
| クロック生成デバイス 6 | ||
| AD9523 | 新規設計には非推奨 | クロック・ジェネレータ、14出力、低ジッタ |
| AD9523-1 | 新規設計に推奨 | クロック生成器、低ジッタ、14LVPECL/LVDS/HSTL/29LVCMOS出力 |
| AD9524 | 新規設計には非推奨 | クロック・ジェネレータ、6出力、デュアル・ループ |
| AD9510 | 新規設計に推奨 | クロック分配器、1.2 GHz、PLL内蔵、分周器内蔵、遅延調整、8出力 |
| AD9511 | 新規設計に推奨 | クロック分配器、800MHz、PLL内蔵、分周器内蔵、遅延調整、5出力 |
| AD9512 | 新規設計に推奨 | クロック分配IC、1.2GHz、2つの1.6GHz入力、分周器／遅延調整内蔵、5出力 |
| クロック分配器 （クロック・ディストリビューション） 3 | ||
| AD9513 | 新規設計に推奨 | クロック分配IC、800 MHz、分周機能、遅延調整機能、3出力 |
| AD9514 | 新規設計に推奨 | クロック分配IC、1.6GHz、分周器、遅延調整、3出力 |
| AD9515 | 新規設計に推奨 | 1.6 GHZクロック分配IC、ドライバ、遅延調整、2出力 |
| シングルエンド入力差動出力アンプ 3 | ||
| ADA4927-2 | 新規設計に推奨 | 差動アンプ、ADC ドライバ、超低歪み、電流帰還型 |
| ADA4937-2 | 新規設計に推奨 | ADCドライバ、超低歪み、差動（デュアル） |
| ADA4938-2 | 新規設計に推奨 | ADCドライバ、差動、超低歪み、デュアル |
| デジタル制御VGA 1 | ||
| ADL5202 | 製造中止 | VGA（可変ゲイン・アンプ）、デジタル制御、広ダイナミック範囲、高速 |
| 完全差動アンプ 1 | ||
| ADL5562 | 新規設計に推奨 | RF/IF用差動アンプ、超低歪み、3.3 GHz |
ツールおよびシミュレーション
Virtual Eval（仮想評価、 ベータ版）
Virtual Evalは、ADC、DAC、およびその応用製品評価を支援するウェブベースの設計ツールです。アナログ・デバイセズのサーバ上にあるモデルを使用して、重要な部品の性能特性をわずか数秒でシミュレートします。使用時は、入力トーンや外部ジッタなどの動作条件のほか、ゲインやデジタル・ダウンコンバージョンといったデバイス機能を設定してください。ノイズ、歪み、分解能、FFT、タイミング図、周波数応答プロット、その他さまざまな性能特性を確認することができます。
ツールを開くAD9653 IBIS Model 1
Sパラメータ 1
Visual Analog
VisualAnalog™は、高速ADCの選択や評価を行う設計者向けに、強力なシミュレーション／データ解析ツール・セットとユーザ・フレンドリなグラフィカル・インターフェースを組み合わせたソフトウェア・パッケージです。
ツールを開くAD9653 Simulink ADIsimADC Model
ツールを開く評価用キット
FPGAベースのデータ・キャプチャ・キット
資料
ソフトウェア
AD9653 Evaluation Board