AD9608
新規設計に推奨A/Dコンバータ、10ビット、125MSPS/105MSPS、デュアル、1.8V
- 製品モデル
- 4
- 1Ku当たりの価格
- 最低価格：$14.45
製品の詳細
- 1.8Vのアナログ電源動作
- 1.8V CMOSまたは1.8V LVDS出力
- SNR = 61.7dBFS＠70MHz
- SFDR = 85dBc＠70MHz
- 低消費電力：95mW/チャンネル＠125MSPS
- 650MHz帯域幅を持つ差動アナログ入力
- IFサンプリング周波数：200MHzまで
- 電圧リファレンスとサンプル&ホールド回路を内蔵
- 差動アナログ入力範囲：2V p-p
- DNL=±0.13LSB
詳細はデータシートをご参照ください。
AD9608はモノリシック、デュアル・チャンネル、1.8V電源、10ビット105MSPS/125MSPSのA/Dコンバータ（ADC）で、高性能なサンプル&ホールド・アンプ（SHA）とリファレンスを内蔵しています。
この製品では、125MSPSのデータ・レートで10ビット精度を提供し、全動作温度範囲にわたってノー・ミスコードを保証するための出力誤差補正ロジックを内蔵する、マルチステージ差動パイプライン・アーキテクチャを採用しています。
このADCは、プログラマブルなクロックとデータ・アライメントおよびデジタル・テスト・パターン発生器など、柔軟性を最大化しシステム・コストを最小化するような設計のための、いくつかの特長を備えています。デジタル・テスト・パターンとしては、決まった擬似乱数パターンを含んでおり、カスタムのユーザー定義のテスト・パターンもシリアル・ポート・インターフェース（SPI）を介して入力することも可能です。
差動のクロック入力により、すべての内部変換サイクルが制御されます。オプションのデューティ・サイクル・スタビライザ（DCS）は、クロック・デューティ・サイクルの大きな変動を補償して、ADC全体にわたって優れた性能を維持します。
デジタル出力データは、オフセット・バイナリ、グレイ・コードまたは2の補数フォーマットで出力されます。データ出力クロック（DCO）は、各ADCチャンネルに対して受信側ロジックに確実に適合したラッチ・タイミングで提供されます。出力のロジック・レベルとしては1.8V CMOSと1.8V LVDSがサポートされています。また出力データは、シングルの出力バス上にマルチプレクスして出力することもできます。
AD9608は、64ピン、RoHS対応LFCSPパッケージを採用し、-40℃～+85℃の工業用温度範囲にわたって動作が仕様規定されています。
アプリケーション
- 通信関連
- ダイバーシティ無線システム
- I/Q復調システム
- ブロードバンド・データ・アプリケーション
- バッテリ駆動の計測機器
- ハンドヘルド・スコープ・メータ
- ポータブル医用画像処理
- 超音波装置
製品のハイライト
- AD9608は1.8Vのアナログ単電源で動作し、1.8V CMOSまたは1.8V LVDSロジック・ファミリーに対応するためのデジタル出力ドライバ電源が分離されています。
- 特許取得済みのサンプル&ホールド回路は、最大200MHzまでの入力周波数に対して優れた性能を維持し、低価格、低消費および使い易く設計されています。
- 標準シリアル・ポート・インターフェース（SPI）は、製品の数々の機能、出力データ・フォーマッティング、内部クロック・デバイダー、パワーダウン、DCO／データ・タイミングおよびオフセット調整、などをサポートします。
- AD9608は64ピンRoHS対応LFCSPにパッケージされており、16ビットADCのAD9650/AD9269/AD9268、14ビットADCのAD9258/AD9648、12ビットのAD9628/AD9231、および10ビットのAD9204とピン互換性を持っているため、20MSPS～125MSPSのサンプリングで10ビット～16ビット分解能のコンバータ間において簡単に設計移行が可能となっています。
ドキュメント
データシート 1
ユーザ・ガイド 2
アプリケーション・ノート 11
技術記事 1
よく聞かれる質問 1
ウェブキャスト 1
サードパーティ・ソリューション 1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD9608BCPZ-105 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
| AD9608BCPZ-125 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
| AD9608BCPZRL7-105 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
| AD9608BCPZRL7-125 | 64-Lead LFCSP (9mm x 9mm w/ EP) |
| 製品モデル | 製品ライフサイクル | PCN |
|---|---|---|
|
2 1, 2024 - 24_0009 Qualification of alternative Wafer Fab for TSMC 0.18um Mixed Signal CMOS Process |
||
| AD9608BCPZ-105 | 製造中 | |
| AD9608BCPZ-125 | 製造中 | |
| AD9608BCPZRL7-105 | 製造中 | |
| AD9608BCPZRL7-125 | 製造中 | |
|
6 9, 2021 - 20_0126 Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea |
||
| AD9608BCPZ-105 | 製造中 | |
| AD9608BCPZ-125 | 製造中 | |
| AD9608BCPZRL7-105 | 製造中 | |
| AD9608BCPZRL7-125 | 製造中 | |
これは最新改訂バージョンのデータシートです。
ハードウェア・エコシステム
| 製品モデル | 製品ライフサイクル | 詳細 |
|---|---|---|
| クロック生成デバイス 6 | ||
| AD9523 | 新規設計には非推奨 | クロック・ジェネレータ、14出力、低ジッタ |
| AD9523-1 | 新規設計に推奨 | クロック生成器、低ジッタ、14LVPECL/LVDS/HSTL/29LVCMOS出力 |
| AD9524 | 新規設計には非推奨 | クロック・ジェネレータ、6出力、デュアル・ループ |
| AD9510 | 新規設計に推奨 | クロック分配器、1.2 GHz、PLL内蔵、分周器内蔵、遅延調整、8出力 |
| AD9511 | 新規設計に推奨 | クロック分配器、800MHz、PLL内蔵、分周器内蔵、遅延調整、5出力 |
| AD9512 | 新規設計に推奨 | クロック分配IC、1.2GHz、2つの1.6GHz入力、分周器／遅延調整内蔵、5出力 |
| クロック分配器 （クロック・ディストリビューション） 3 | ||
| AD9513 | 新規設計に推奨 | クロック分配IC、800 MHz、分周機能、遅延調整機能、3出力 |
| AD9514 | 新規設計に推奨 | クロック分配IC、1.6GHz、分周器、遅延調整、3出力 |
| AD9515 | 新規設計に推奨 | 1.6 GHZクロック分配IC、ドライバ、遅延調整、2出力 |
| シングルエンド入力差動出力アンプ 2 | ||
| ADA4927-2 | 新規設計に推奨 | 差動アンプ、ADC ドライバ、超低歪み、電流帰還型 |
| ADA4938-2 | 新規設計に推奨 | ADCドライバ、差動、超低歪み、デュアル |
| デジタル制御VGA 2 | ||
| ADL5202 | 製造中止 | VGA（可変ゲイン・アンプ）、デジタル制御、広ダイナミック範囲、高速 |
| AD8376 | 新規設計に推奨 | VGA、デュアル、超低歪 |
| 完全差動アンプ 1 | ||
| ADL5562 | 新規設計に推奨 | RF/IF用差動アンプ、超低歪み、3.3 GHz |
ツールおよびシミュレーション
評価用キット
FPGAベースのデータ・キャプチャ・キット
資料
ソフトウェア
AD9608評価用ボード