AD6677
AD6677
新規設計に推奨IFレシーバ、帯域幅80MHz
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格:$47.29
Viewing:
製品の詳細
- JESD204Bサブクラス0またはサブクラス1コードのシリアル・デジタル出力
- 信号対ノイズ比(SNR):71.9dBFS@AIN=185MHz、@250MSPS(NSRを33%に設定)
- スプリアス・フリー・ダイナミックレンジ(SFDR):87dBc@AIN=185MHz@250MSPS
- 総合消費電力:250MSPSで435mW
- 動作電源電圧:1.8V
- 整数1~8の入力クロック分周器
- サンプル・レート:最大250MSPS
- 最大400MHzまでのIFサンプリング周波数
- A/Dコンバータ(ADC)用電圧リファレンス内蔵
- 柔軟なアナログ入力範囲:
- 1.4V p-p~2.0V p-p(公称入力範囲:1.75V p-p)
- ADCクロックのデューティ・サイクル・スタビライザ(DCS)を内蔵
- シリアル・ポート制御
- 省電力のパワーダウン・モード
AD6677は、11ビット、250MSPSの中間周波数(IF)レシーバで、特に、高ダイナミックレンジ性能、低パワーおよび小型サイズを必要とする通信アプリケーションでの、マルチ・アンテナ・システムをサポートするように設計されています。
この製品は、高性能A/Dコンバータ(ADC)とノイズ・シェーピング・リクオンタイザ(NSR)のデジタル・ブロックから構成されています。ADCは、マルチ・ステージ、出力誤差修正ロジックを集積した差動パイプライン・アーキテクチャで構成されており、それぞれのADCは、差動パイプラインの初段内に広帯域のスイッチド・キャパシタ・サンプリング・ネットワークを特長としています。リファレンス電圧を内蔵しているためデザインが容易です。デューティ・サイクル・スタビライザ(DCS)は、ADCへのクロック・デューティ・サイクルの変動を補償しますので、コンバータは優れた性能を維持することができます。
ADC出力はNSRブロックに、内部で、接続されています。内蔵のNSR回路は、ナイキスト帯域内のより小さな周波数バンドでのSNR性能を向上させます。このデバイスは、SPIを介して、選択可能な2つの異なる出力モードをサポートします。NSR機能がイネーブル状態では、ADCの出力は、AD6677が、ナイキスト帯域内の制限された部位で、11ビット出力分解能を維持しながら、改良されたSNR性能をサポートするような処理がされます。
NSRブロックは、サンプルクロックの22%または33%のどちらかの帯域幅を提供するように、プログラムすることができます。例えば、250MSPSのサンプルクロック・レートでは、AD6677は、22%モードで55MHz帯域幅では最大76.3dBFSまでのSNR、33%モードで82MHz帯域に関するSNRは最大73.5dBFSまでを達成することができます。
NSRブロックがディスエーブル時は、ADCデータは、11ビットの分解能で、出力に直接提供されます。AD6677は、このモードで動作する場合、ナイキスト帯域全体で最大65.9dBFSまでのSNRを達成することができます。これによって、AD6677は、広い帯域幅を必要とするデジタル・プリディストーション・オブザベーション・パスのような通信アプリケーションで、使うことができます。
出力データは、外部のJESD204Bシリアル出力レーンへ直接出力することができます。この出力は電流モード・ロジック(CML)電圧レベルとなっています。1つのモードがサポートされており、出力のコード・データは、1つのレーン(L=1;F=4)を通して送られます。同期入力制御(SYNCINB±とSYSREF±)が提供されています。
AD6677レシーバは、IF周波数の広いスペクトルをデジタル化します。このIFサンプリング・アーキテクチャは、従来型アナログ技術または集積度の低いデジタル方式と比べると部品コストと複雑さを大幅に削減します。
柔軟なパワーダウン・オプションは、必要に応じて大幅な省電力を可能にします。プログラマブルのオーバ・レンジ・レベル検出は、専用のファスト検出ピンを介してサポートされています。
製品のハイライト
- 最大5Gbpsレーン・レートをサポートする位相ロック・ループ(PLL)を内蔵した構成可能なJESD204B出力ブロック
- IFレシーバは、11ビット、250MSPS、ADCを内蔵、ADCはプログラマブル・ノイズ・シェーピング・リクオンタライザ(NSR)機能が備わっているため、サンプル・レートの22%または33%内の帯域幅に減衰させることによってSNRを改善することが可能
- システムの幅広い設計を簡素化するためのオプショナルRFクロック入力をサポート
- 独自の差動入力により、最大400MHzまでの入力周波数で優れたSNR性能を維持
- オンチップの整数1~8の入力クロック・デバイダとSYNC入力によって、複数個デバイスの同期化が可能
- 1.8V単電源で動作
- 標準シリアル・ポート・インターフェース(SPI)は、製品の数々の機能、クロック・デューティ・サイクル・スタビライザ(DCS)の制御、パワーダウン、テスト・モード、電圧リファレンス・モード、範囲内のファスト・ディテクションおよびシリアル出力構成などをサポート
アプリケーション
- 通信関連
- ダイバーシティ無線、スマート・アンテナ(MIMO)システム
- マルチモード・デジタル・レシーバ(3G):
TD-SCDMA、WiMAX、WCDMA、CDMA2000、GSM、EDGE、LTE - I/Q復調システム
- 汎用ソフトウェア無線
ドキュメント
FPGA相互運用性レポート 1
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
AD6677BCPZ | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) | ||
AD6677BCPZRL7 | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) |
これは最新改訂バージョンのデータシートです。
ハードウェア・エコシステム
製品モデル | 製品ライフサイクル | 詳細 |
---|---|---|
クロック生成デバイス 7 | ||
AD9523 | 新規設計には非推奨 | クロック・ジェネレータ、14出力、低ジッタ |
AD9523-1 | 新規設計に推奨 | クロック生成器、低ジッタ、14LVPECL/LVDS/HSTL/29LVCMOS出力 |
AD9524 | 新規設計には非推奨 | クロック・ジェネレータ、6出力、デュアル・ループ |
AD9510 | 新規設計に推奨 | クロック分配器、1.2 GHz、PLL内蔵、分周器内蔵、遅延調整、8出力 |
AD9511 | 新規設計に推奨 | クロック分配器、800MHz、PLL内蔵、分周器内蔵、遅延調整、5出力 |
AD9512 | 新規設計に推奨 | クロック分配IC、1.2GHz、2つの1.6GHz入力、分周器/遅延調整内蔵、5出力 |
AD9525 | 新規設計に推奨 | クロック生成器、8チャンネルLVPECL出力、低ジッタ |
クロック分配器 (クロック・ディストリビューション) 3 | ||
AD9513 | 新規設計に推奨 | クロック分配IC、800 MHz、分周機能、遅延調整機能、3出力 |
AD9514 | 新規設計に推奨 | クロック分配IC、1.6GHz、分周器、遅延調整、3出力 |
AD9515 | 新規設計に推奨 | 1.6 GHZクロック分配IC、ドライバ、遅延調整、2出力 |
シングルエンド入力差動出力アンプ 2 | ||
ADA4927-1 | 新規設計に推奨 | 差動アンプ、ADC ドライバ、超低歪み、電流帰還型 |
ADA4938-1 | 新規設計に推奨 | ADCドライバ、差動、超低歪み、シングル |
デジタル制御VGA 2 | ||
ADL5202 | 製造中止 | VGA(可変ゲイン・アンプ)、デジタル制御、広ダイナミック範囲、高速 |
AD8376 | 新規設計に推奨 | VGA、デュアル、超低歪 |
完全差動アンプ 1 | ||
ADL5562 | 新規設計に推奨 | RF/IF用差動アンプ、超低歪み、3.3 GHz |
ツールおよびシミュレーション
Virtual Eval(仮想評価、 ベータ版)
Virtual Evalは、ADC、DAC、およびその応用製品評価を支援するウェブベースの設計ツールです。アナログ・デバイセズのサーバ上にあるモデルを使用して、重要な部品の性能特性をわずか数秒でシミュレートします。使用時は、入力トーンや外部ジッタなどの動作条件のほか、ゲインやデジタル・ダウンコンバージョンといったデバイス機能を設定してください。ノイズ、歪み、分解能、FFT、タイミング図、周波数応答プロット、その他さまざまな性能特性を確認することができます。
ツールを開くIBISモデル 1
AD6677 AMI Model
ツールを開くVisual Analog
VisualAnalog™は、高速ADCの選択や評価を行う設計者向けに、強力なシミュレーション/データ解析ツール・セットとユーザ・フレンドリなグラフィカル・インターフェースを組み合わせたソフトウェア・パッケージです。
ツールを開く