AD9081
新規設計に推奨ミックスド・シグナル・フロントエンド（MxFE™）クワッド16ビット12GSPS RF DACおよびクワッド12ビット4GSPS RF ADC
- 製品モデル
- 4
- 1Ku当たりの価格
- 最低価格：$1177.00
製品の詳細
- 柔軟性の高い再構成可能な共通プラットフォーム設計
- 4つのDACおよび4つのADC（4D4A）
- シングル、デュアル、クワッド・バンドをサポート
- データパスとDSPブロックを完全にバイパス可能
- DAC対ADCサンプル・レート比は1、2、3、4から選択可能
- マルチチップ同期機能搭載のオンチップPLL
- 外付けPLL用の外部RFCLK入力オプション
- 最大12GSPSのDACサンプル・レート
- JESD204Cを使用して最大12GSPSのデータ・レート
- 8GHzまでのアナログ帯域幅を使用可能
- 最大4GSPSのADCサンプル・レート
- JESD204Cを使用して最大4GSPSのデータ・レート
- アナログ入力フルパワー帯域幅（−3dB）：7.5GHz
- ADCのAC性能（4GSPS、入力が−2.7GHz、−1dBFS時）
- フルスケール入力電圧：1.4Vp-p
- ノイズ密度：−147.5dBFS/Hz
- ノイズ指数：26.8dB
- HD2：−67dBFS
- HD3：−73dBFS
- その他の最大高調波歪み（HD2とHD3を除く）：2.7GHzで−79dBFS
- DACのAC性能（12GSPS時）
- フルスケール出力電流範囲：6.43mA～37.75mA
- 2トーンIMD3（トーンあたり−7dBFS）：−78.9dBc
- NSD、3.7GHzでのシングルトーン：−155.1dBc/Hz
- SFDR、3.7GHzでのシングルトーン：−70dBc
- SERDES JESD204B/JESD204Cインターフェース、16レーン、最大24.75Gbps
- 8レーンのJESD204B/Cトランスミッタ（JTx）と8レーンのJESD204B/CレシーバーRx（JRx）
- JESD204B互換の最大15.5Gbps
- JESD204C互換の最大24.75Gbps
- 実数または複素数のデジタル・データ（8、12、16、または24ビット）に対応
- 汎用デジタル機能
- 設定可能、バイパス可能なDDCとDUC
- 8つの微調整・複素DUCと4つの粗調整・複素DUC
- 8つの微調整・複素DDCと4つの粗調整・複素DDC
- DUC/DDCのそれぞれに48ビットNCOを内蔵
- レシーバーのイコライゼーション用にプログラマブルな192タップPFIRフィルタ
- GPIOを介して4つの異なるプロファイル設定をロード可能
- データパスごとに遅延の設定が可能
- AGC対応レシーバー
- 高速AGC制御用の低遅延・高速検出
- 低速AGC制御用の信号検出
- DPD対応トランスミッタ
- DUCチャンネル・ゲインの微調整および遅延調整
- DPDオブザベーション・パスのDDC遅延粗調整
- 補助機能
- 高速周波数ホッピングとダイレクト・デジタル合成（DDS）
- 低遅延ループバック・モード（受信データパス・データは送信データパスに送信可能）
- 分周比を選択可能なADCクロック・ドライバ
- パワー・アンプ後段の保護回路
- 温度モニタリング・ユニット内蔵
- 柔軟性に優れたGPIOピン
- TDD省電力オプションとADC共有機能
- 15mm × 15mm、0.8mmピッチ、324ボールBGA
AD9081ミックスド・シグナル・フロントエンド（MxFE®）は、16ビットで最大サンプル・レートが12GSPSのRF D/Aコンバータ（DAC）コアを4つと、12ビットで4GSPSのレートのRF A/Dコンバータ（ADC）コアを4つ内蔵した高集積デバイスです。広範な瞬時帯域幅の信号を処理するために広帯域のADCとDACが必要なアプリケーションに最適です。このデバイスは、24.75Gbps/レーンのJESD204C規格または15.5Gbps/レーンのJESD204B規格に対応する8つの送信レーンと8つの受信レーンを備えています。オンチップ・クロック逓倍器と、デジタル・シグナル・プロセッサ（DSP）機能を搭載し、広帯域またはマルチバンドのDC～RFアプリケーションを対象としています。DSPデータパスはバイパスできるので、コンバータ・コアとJESD204データ・トランシーバー・ポート間を直接接続することが可能です。更に、フェーズド・アレイ・レーダー・システムと電子戦アプリケーションを対象とした低遅延ループバック・モードと周波数ホッピング・モードも備えています。AD9081では2つのモデルが提供されています。4D4ACモデルは瞬時チャンネル帯域幅全域に対応しています。一方、4D4ABモデルはチャンネルあたり600MHzの最大瞬時帯域幅に対応しており、DSPを自動設定することで起動時の瞬時帯域幅を制限します。
アプリケーション
- ワイヤレス通信インフラストラクチャ
- マイクロ波のポイントtoポイント、Eバンド、および5Gミリ波
- 広帯域通信システム
- DOCSIS 3.1および4.0 CMTS
- フェーズド・アレイ・レーダーおよび電子戦
- 電子テストおよび計測システム
ドキュメント
データシート 2
ユーザ・ガイド 2
アプリケーション・ノート 1
デザイン・ノート 1
技術記事 12
ビデオ 11
FPGA相互運用性レポート 5
サードパーティ・ソリューション 2
デバイス・ドライバ 2
製品選択ガイド 1
Analog Dialogue 3
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD9081BBPZ-4D4AB | 324-Ball BGA_ED (15mm x 15mm x 1.58mm) | ||
| AD9081BBPZ-4D4AC | 324-Ball BGA_ED (15mm x 15mm x 1.58mm) | ||
| AD9081BBPZRL-4D4AB | 324-Ball BGA_ED (15mm x 15mm x 1.58mm) | ||
| AD9081BBPZRL-4D4AC | 324-Ball BGA_ED (15mm x 15mm x 1.58mm) |
これは最新改訂バージョンのデータシートです。
ソフトウェア・リソース
デバイス・ドライバ 3
- AD908x GitHub Linux Driver Source Code
- AD9081 GitHub no-OS Driver Source Code
API Device Drivers 1
Device Application Programming Interface (API) C code drivers provided as reference code that allows the user to quickly configure the product using high-level function calls. The library acts as an abstraction layer between the application and the hardware. The API is developed in C99 to ensure agnostic processor and operating system integration. Customers can port this application layer code to their embedded systems by integrating their platform-specific code base to the API HAL layer.
To request this software package, go to the Software Request Form signed in with your MyAnalog account and under “Target Hardware” select “High Speed Data Converters” and choose the desired API product package. You will receive an email notification once the software is provided to you.
評価用ソフトウェア 1
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
ハードウェア・エコシステム
| 製品モデル | 製品ライフサイクル | 詳細 |
|---|---|---|
| µModule 降圧レギュレータ 1 | ||
| LTM8053 | 新規設計に推奨 | 40V入力、3.5A降圧Silent Switcher μModuleレギュレータ |
| VCO内蔵PLL 1 | ||
| ADF4377 | 新規設計に推奨 | VCO内蔵マイクロ波広帯域シンセサイザ |
| クロック生成デバイス 2 | ||
| LTC6952 | 最終販売 | 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz PLL |
| HMC7044 | 新規設計に推奨 |
JESD204B / JESD204 用機能付き、3.2 GHz、14 出力、高性能ジッター減衰器 |
| クロック分配器 （クロック・ディストリビューション） 3 | ||
| HMC7043 | 新規設計に推奨 |
JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ |
| LTC6953 | 最終販売 | 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz クロック分配器 |
| LTC6955 | 最終販売 | 超低ジッタ、7.5 GHz、11 出力ファンアウト・バッファ・ファミリー |
| デジタル制御VGA 2 | ||
| ADL6316 | 新規設計に推奨 | RF DACおよびトランシーバーとの使用は500MHz～1000MHzの送信VGA |
| ADL6317 | 新規設計に推奨 | RF DACおよびトランシーバーとの使用でVGAを送信 |
| 完全差動アンプ 2 | ||
| ADL5569 | 新規設計に推奨 | 6.5 GHz、超高感度ダイナミック・レンジ、差動アンプ |
| ADL5580 | 新規設計に推奨 | 10dBゲインの完全差動10GHz ADCドライバ |
| 正電圧のリニア電圧レギュレータ（LDO） 4 | ||
| ADP1765 | 新規設計に推奨 | 5 A、低VIN、低ノイズの CMOS リニア電圧レギュレータ |
| ADP7158 | 新規設計に推奨 | RF リニア電圧レギュレータ、2 A、固定出力、超低ノイズ、高 PSRR |
| ADM7172 | 新規設計に推奨 | 6.5V、2A、超低ノイズ、高PSRR、高速過渡応答CMOS LDO |
| ADM7150 | 新規設計に推奨 | リニア・レギュレータ（LDO）、800 m A、超低ノイズ/高PSRR |
| 超低ノイズ・レギュレータ 1 | ||
| LTM8063 | 新規設計に推奨 | 40VIN、2A Silent Switcher®（サイレント・スイッチャ）µモジュール・レギュレータ |
| 複数出力降圧レギュレータ 3 | ||
| LTM4633 | 新規設計に推奨 | トリプル10A降圧DC/DC μModuleレギュレータ |
| LTM4644 | 新規設計に推奨 | 構成可能な4A出力アレイを備えたクワッドDC/DC μModuleレギュレータ |
| LTM4616 | 新規設計に推奨 | デュアル8A/チャネル 低VIN、DC/DC μModuleレギュレータ |
ツールおよびシミュレーション
Sパラメータ 2
ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
ツールを開くMxFE JESD204 Mode Selector Tool
The JESD204B/C Mode Selector Tool is a simple command line-based Windows executable that can be used to narrow down the number of JESD204x modes to only include those modes that support the user’s specific application use case. The tool guides the user through a use case description flow chart and gives the user a small list of applicable transmit and/or receive modes to choose from. This tool is applicable to the AD9081, AD9082, AD9177, AD9207, AD9209, AD9986, and AD9988.
ツールを開くDAC Companion Transport Layer RTL Code Generator
These command line executable tool generates a Verilog module which implements the JESD204 transmitter transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
ツールを開くADIsimPLL™
ADIsimPLLは、アナログ・デバイセズの新しい高性能PLL製品の迅速で信頼性の高い評価を可能にします。これは、現在利用できる最も包括的なPLLシンセサイザ設計およびシミュレーション・ツールです。実施されるシミュレーションには、PLL性能に影響を与える重要な非線形効果がすべて含まれます。ADIsimPLLは、設計プロセスから1回以上の反復作業を削除し、設計から市場投入までの時間を短縮します。
ツールを開くIBISモデル 1
AD9081/AD9082/AD9986/AD9988 AMI Model
ツールを開くHigh Speed Converter Toolbox for MATLAB
ツールを開く熱モデル 1
評価用キット
16Tx/16Rx直接L/S/Cバンド・サンプリング・フェーズド・アレイ／レーダー／EW/SATCOM開発プラットフォーム
資料
ソフトウェア
AD9081評価用ボード
資料
スケーラブルな32素子のハイブリッド・ビームフォーミング・フェーズド・アレイ・レーダー開発プラットフォーム
資料
ADS9-V2EBZ評価用ボード