AN-1329: 調整可能低ドロップアウト・レギュレータのノイズ低減ネットワーク

はじめに

ノイズは高性能アナログ回路の設計者にとって極めて重要なパラメータであり、特に、高速クロック、A/D コンバータ（ADC）、D/A コンバータ（DAC）、電圧制御発振器（VCO）、フェーズロック・ループ（PLL）ではその傾向が顕著です。出力電圧ノイズを低減する鍵となるのは、AC 性能とDC クローズドループ・ゲインを損なうことなく、AC クローズドループ・ゲインをできるだけ1 に近付けることです。

このアプリケーション・ノートでは、簡単なRC ネットワークを使用して調整可能低ドロップアウト・レギュレータ（LDO）の出力ノイズを減らす方法について述べます。ここではいくつかのLDOに関する実験データを示して、この簡単な回路手法が有効なものであることを実証します。このアプリケーション・ノートの主な焦点はノイズ低減（NR）ですが、電源電圧変動除去比（PSRR）や過渡負荷応答に対する効果をまとめたテスト・データも示されています。

代表的な調整可能LDO の簡略回路図を図1 に示します。出力電圧V_OUT は、リファレンス電圧V_RとエラーアンプのDC クローズドループ・ゲインの関数です。出力電圧を求めるには、リファレンス電圧にDC クローズドループ・ゲインを乗じます。式を以下に示します。

ここで、 がDCクローズドループ・ゲインです。

エラーアンプV_Nにも同じ係数が乗じられるので、出力ノイズはプログラムされた出力電圧に比例して増大することになります。

出力電圧がリファレンス電圧の2 倍を下回る場合、出力ノイズの増加はそれほど大きくありません。しかし、このようにわずかな増加であっても、多くの敏感なアプリケーションでは受け入れ難いものとなり得ます。

LDO 内のノイズ

LDO に内在するノイズの主な発生源は、内部リファレンス電圧とエラーアンプです。

最近のLDO は、15μA 以下の静止時消費電流を実現するために、数百ナノアンペアの内部バイアス電流で動作します。バイアス電流をこのように低い値に抑えるには、最大で1GΩ という高い値のバイアス抵抗が必要です。低バイアス電流で動作するデバイスでは、エラーアンプやリファレンス電圧回路のノイズが、ディスクリート部品を使用した同等品より大きくなります。

標準的な LDO は、抵抗分圧器を使用して出力電圧を設定します。したがって、AC クローズドループ・ゲインは、DC クローズドループ・ゲイン+1 に等しくなります。エラーアンプのノイズ・ゲインも、AC クローズドループ・ゲインに等しくなります。

LDO ノイズの低減

LDO のノイズを減らす主な方法は2 つあります。

• リファレンスにフィルタをかける
• エラーアンプのノイズ・ゲインを減らす

一部の LDO では、外付けコンデンサを使用してリファレンスにフィルタをかけることができます。実際のところ、多くの超低ノイズLDO では、その低ノイズ仕様を実現するために外付けのノイズ低減用コンデンサを使用する必要があります。通常、このコンデンサはアプリケーション回路図にC_BYP として示されています。リファレンスにだけフィルタをかけることの欠点は、エラーアンプのノイズとその他の残留リファレンス・ノイズがクローズドループ・ゲインによって増幅され、出力電圧に比例したノイズが生じてしまうことです。

出力電圧を 500mV、1V、2.5V、4V に設定した場合のADP125 のノイズ・スペクトル密度を図2 に示します。この結果は、出力電圧が大きくなるにつれてノイズも増加することを示していますが、これは、C_BYP コンデンサを取り付けたLDOの標準的な挙動です。

エラーアンプのノイズ・ゲインを小さくすると、出力電圧に伴って出力ノイズが大きく増加することはなくなります。残念ながら、固定出力のLDO では帰還ノードへのアクセスがないので、一般に、これらのLDO の出力ノイズを減らすことは不可能です。しかし、出力を調整できるLDO では、容易に帰還ノードへアクセスすることができます。

図 4 は、適切に設計されたノイズ低減ネットワークのAC クローズドループ・ゲインと、修整を加えていないクローズドループ・ゲインを比較した結果です。AC ゲインは、LDO の帯域幅の大部分で1 に近い値になっており、結果としてリファレンスとエラーアンプのノイズの増幅率が低下しています。

図 5 は1V 出力の調整可能LDO で、R_FB1 とR_FB2 によって出力電圧を設定します。エラーアンプのノイズ低減はR_NR とC_NR によって実現されます。一部のLDO は位相マージンが小さい（つまりユニティ・ゲインでは動作が安定しない）ので、R_NR は、アンプの高周波ゲインを約1.1 に設定するために任意で選択されます。R_NR の値はLDO を安定させるため必要に応じて調整できますが、その分、ノイズ低減効果は減少します。C_NR の値は、ノイズ低減ネットワーク（C_NR、R_FB1、およびR_NRで構成）の低周波ゼロ点を10Hz 未満に設定できるように選択されており、これによって1/f 領域のノイズを十分に減らすことができます。

LDO ノイズの例

図 6 から図9 は複数の調整可能LDO の出力電圧ノイズで、それぞれノイズ低減ネットワークを使用した場合と使用しない場合の結果が示されています。ノイズ低減ネットワークがノイズ・スペクトル密度に与える効果は明らかです。いずれの場合も20Hz から10kHz の間でノイズ性能が大幅に改善されており、一部のLDOではその傾向が50kHz まで続いています。

ユニティ・ゲインでの調整可能LDO のノイズ・スペクトル密度も、比較のため同じグラフ上にプロットしています。R_FB1 とC_NR によって生じるゼロ点より上の周波数では、ノイズ低減ネットワーク付き調整可能LDOのノイズ特性は、ユニティ・ゲインのLDO のそれとほぼ同じであることが分かります。

ノイズ低減ネットワークの有無にかかわらず、20kHz以上ではノイズ・スペクトル密度曲線が収束している点に注意してください。これは、エラーアンプのクローズドループ・ゲインがそのアンプのオープンループ特性と一致して、それ以上ノイズ・ゲインを低減できなくなるためです。

ノイズ低減ネットワーク

ADP7142 にノイズ低減ネットワークを使用する場合の設計例

ADP7142 のノイズが約11μV であると仮定し、次式を使って、ADP7142 を調整可能モードで使用した場合のノイズを求めます。

ここで、R_PAR は、R_FB1 とR_NR を並列に組み合わせた値です。

部品を図 10 に示す値とすると、ADP7142 回路は以下の特性となります。

• DC ゲイン 10（20dB）
• 3dB ロールオフ周波数 1.75Hz
• 高周波 AC ゲイン 1.099（0.82dB）
• 理論ノイズ低減係数 9.1（19.2dB）
• ノイズ低減なしの調整可能LDO の測定RMS ノイズ 70μV rms
• ノイズ低減ありの調整可能LDO の測定RMS ノイズ 12μV rms
• 測定ノイズ低減値 約15.3dB

測定ノイズ低減値は、理論ノイズ低減値より少なくなります。調整機能を備えたADP7142 を6V と12V にセットして、ノイズ低減ネットワークを使用した場合としなかった場合のノイズ・スペクトル密度を図11 に示します。ノイズ低減ネットワーク使用時の出力ノイズはどちらの電圧でもほぼ同じで、特に100Hz 以上ではよく一致しています。

ノイズ低減ネットワークを使用しない場合の6V 出力時と12V 出力時のノイズの差は、2kHz から約20kHz までの範囲で一定の比率を保っています。ノイズの帯域が40kHz を超えると、エラーアンプのクローズドループ・ゲインがオープンループ・ゲイン特性によって制限されます。したがって、20kHz から100kHz におけるノイズ寄与率は、エラーアンプの帯域幅が無限の場合の予想値より小さくなります。同様に、ノイズはDCゲインに基づく予想値より小さく、110μVrms の予想値に対して70μVrms です。この周波数帯ではPSRR も改善されます（詳細については「PSRR の改善」の項を参照）。

LDO PSRR

PSRR は、電源入力に現れる不要信号（ノイズやリップル）をその回路がどれだけ抑制あるいは除去し、これらの不要信号が回路出力に悪影響を及ぼすのを防ぐかを表わす値です。回路のPSRR は次式で得られます。

ここで、VE_IN とVE_OUTは、それぞれ入力と出力に現れる不要信号です。

ADC、DAC、アンプなどのほとんどの回路では、このPSRR は回路の内部構造への電源供給ピンに適用されます。しかし、LDO の入力電源ピンは、内部回路への電力と安定化出力電圧の負荷電流を供給します。

PSRR の改善

ノイズ低減ネットワークを使用して調整可能LDO の出力ノイズを低減する利点の1 つは、LDO の低周波PSRR も改善されることです。図5 ではR_FB1、R_NR、およびC_NR がリード・ラグ・ネットワークを形成しており、そのゼロ点はおおむね1/(R_FB1 × C_NR)で、極の位置はおおむね1/(R_NR × C_NR)です。リード・ラグ・ネットワークは帰還ループのフィードフォワード機能として動作し、これによってLDO のPSRR が改善されます。LDO のクローズドループ・ゲインとオープンループ・ゲインが収束する点より低い周波数でのPSRR の改善量（dB）は、ほぼ次式で表される値になります。

ノイズ低減ネットワークがいくつかの調整可能LDO のPSRR に与える効果を図12 から図15 に示します。10Hz から約20kHz までの周波数域におけるPSRR の改善は、15dB～20dB です。たとえば、図15 は9V 調整可能LDO のPSRR を比較したもので、一方はノイズ低減ネットワーク使用時、もう一方は未使用時の値です。この例では、R_FB1 = 64kΩ、R_FB2 = 10kΩ、R_NR = 10kΩ、C_NR = 1μF です。R_FB1 とC_NR によって形成されるゼロ点は約2.5Hz で、これは10Hz を超える周波数でのPSRRの改善によってはっきり示されています。全体的なPSRR の改善は100Hz～1kHz の周波数域で約17dB です。PSRR の改善量は約20kHz まで減少していきますが、これはLDO のオープンループ・ゲインとクローズドループ・ゲインが収束する周波数です。

過渡負荷の改善

ノイズ低減ネットワークは、LDO の過渡負荷応答も改善します。R_FB1、R_NR、およびC_NR（図5 参照）はLDOの帰還ループ内でフィードフォワード機能を果たすので、過渡負荷の高周波成分は減衰なしでエラーアンプに送られます。これは、エラーアンプが過渡負荷に迅速に応答することを可能にします。ノイズ低減ネットワーク使用時と未使用時のADP125 の過渡負荷応答を、図16 と図17 に示します。図 17 は、ノイズ低減ネットワーク使用のLDO が50μs未満で過渡負荷に応答できることを示しています。これに対し、ノイズ低減ネットワーク未使用のLDO の応答時間は500μs です。

スタートアップ時間への影響

ノイズ低減ネットワークを使用することによる欠点のひとつが、LDO のスタートアップ時間が大幅に増えることです。図18 から図20 は、ノイズ低減ネットワーク使用時と未使用時のADP125 のスタートアップ時間です。通常のスタートアップ時間は約600μs です。C_NR=10nF のノイズ低減ネットワークを追加すると、スタートアップ時間は6ms に増加します。C_NR = 1μF とした場合のスタートアップ時間は600ms です。回路が完全に起動した後は、LDO をオン／オフしないアプリケーションでは、スタートアップ時間の増加が問題となることはありません。

まとめ

一般に、調整可能LDO のノイズ性能、PSRR 性能、および過渡負荷性能は、簡単なRC ネットワークを追加することによって大幅に改善できます。高速クロック、ADC、DAC、VCO、PLL などのノイズに敏感なアプリケーションでは、ノイズ低減ネットワークを追加した調整可能LDO を使用すればさまざまな利点が得られます。

この手法は、図5 と同様のアーキテクチャを持ち、出力電圧を調整できるLDO を使用した場合のみ効果を発揮します。このアーキテクチャに固有の特性は、出力ノイズが出力電圧とともに大きくなることです。これは図5 を見れば明らかで、リファレンス電圧とエラーアンプのノイズは、いずれもほぼR1:R2 の比率で増加します。

ADP123、ADP125、ADP171、ADP223、ADP323、ADP1741、ADP1753、ADP1755、ADP7102、ADP7104、ADP7105 といった比較的古いLDO は基本的にすべてこのアーキテクチャを踏襲しており、ノイズ低減ネットワークを使用することで大きな効果が得られます。

また、ADP7118、ADP7142、ADP7182、ADM7170、ADM7171、ADM7172 といった新しいLDO も、調整可能モードでは同じアーキテクチャを採用しています。しかしこれらのLDO では、エラーアンプをユニティ・ゲインに設定してリファレンス電圧と出力電圧を同じにすることで、出力ノイズと出力電圧がほぼ無関係となるようにしています。これらのLDO を調整可能モードで使用する時は、エラーアンプのDC ゲインができるだけ1 に近くなるように、希望電圧より少し低めの固定出力電圧バージョンを選ぶのが最良の方法です。

ADM7150、ADM7151、ADM7154、ADM7155 といった超低ノイズLDO では、ノイズ低減ネットワークを使用しても効果はありません。これらのLDO のアーキテクチャでは、エラーアンプがユニティ・ゲインになっています。これはリファレンス電圧と出力電圧が等しいことを意味し、上に述べた新しいLDO に非常によく似ています。これらの設計のエラーアンプはきわめてノイズが少なく、極が1Hz をはるかに下回る内部フィルタを備えていて、リファレンス電圧に厳重にフィルタをかけます。これら2 つの設計要素を組み合わせることで、LDO の出力のノイズはほぼ完全に除去されます。