LTC3618

新規設計に推奨

DDR終端向け、デュアル4MHz、±3A同期整流式降圧コンバータ

製品モデル
10
1Ku当たりの価格
最低価格:$4.90
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

Viewing:

製品の詳細

  • DDRの電源、終端およびリファレンス
  • 高効率:最大94%
  • ±3Aの出力電流を供給できるデュアル出力
  • 入力電圧範囲:2.25V~5.5V
  • 出力電圧精度:±1%
  • VTT出力電圧:最小0.5V
  • シャットダウン電流:1μA以下
  • VTTR = VDDQIN/2、VFB2 = VTTR
  • 調整可能なスイッチング周波数:最大4MHz
  • 内部補償または外部補償
  • チャネル間の位相偏移を選択可能:0°/90°/180°
  • VDDQの内部または外部ソフトスタート、VTTの内部ソフトスタート
  • パワーグッド状態出力
  • 高さの低い4mm × 4mm QFN-24およびTSSOP-24パッケージ
LTC3618
DDR終端向け、デュアル4MHz、±3A同期整流式降圧コンバータ
Efficiency and Power Loss vs Load Current Product Package 1 Product Package 2
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

さらに詳しく
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
DDR/QDRメモリ/バス終端 1
LTM4632 新規設計に推奨 DDR-QDR4メモリ向けの超薄型トリプル出力降圧µModuleレギュレータ
シリコン発振器 1
LTC6908 スペクトル拡散変調付き抵抗設定SOT-23発振器
デジタル・パワー・システム・マネージメント(PSM) 1
LTC2974 新規設計に推奨 正確な出力電流測定を特長とする4チャンネルPMBusパワーシステム・マネージャ
デジタル温度センサー 1
LTC2991 新規設計に推奨 I2C インタフェース搭載のオクタル電圧、電流、温度モニタ
複数出力降圧レギュレータ 1
LTC3880 新規設計に推奨 パワー・システム・マネージメントを搭載したデュアル出力PolyPhase 降圧DC/DCコントローラ
Modal heading
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

LTspice

LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

 


評価用キット

eval board
DC1726A

LTC3618EUF Demo Board | For DDR Termination, 2.25V ≤ VIN ≤ 5.5V, VDDQ = 1.5V/1.8V/2.5V @ ±3A, VTT = 0.5VDDQ @ ±3A, VTTR Current = ±10mA

製品詳細

Demonstration circuit 1726 is a dual high efficiency monolithic step-down (buck) DC/DC switching regulator designed for double-data-rate (DDR) memory termination in computer systems. The VDDQ output is capable of sourcing and sinking up to 3A with output voltages of 1.5V, 1.8V, 2.5V plus an optional voltage, selected using jumpers. The VTT output can also source and sink up to 3A with an output voltage equal to half of the VDDQ voltage, half of the input voltage or half of an externally applied voltage, selected using a jumper. An additional low current output (VTTR) equal to the VTT voltage capable of sourcing and sinking up to 10mA is included. Input voltage range is from 2.25V to 5.5V with overvoltage protection for transients exceeding 6.5V.

DC1726A
LTC3618EUF Demo Board | For DDR Termination, 2.25V ≤ VIN ≤ 5.5V, VDDQ = 1.5V/1.8V/2.5V @ ±3A, VTT = 0.5VDDQ @ ±3A, VTTR Current = ±10mA
DC1726A - Schematic

リファレンス・デザイン

Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix UltraScale+ Circuits from the Lab®

Minimum Rails for AU10/15P and AU20/25P - Non-Hardware Verified Design

機能と利点

  • Xilinx Artix® UltraScale+ devices are the industry’s only cost-optimized FPGAs based on an advanced, production-proven 16nm architecture for best-in-class performance/watt.

  • Analog Devices, Inc. supports power delivery solutions for the Artix Ultrascale+ low-cost designs. Monolithic solutions are used to power Xilinx FPGA and/or SoC rails as well as other system rails. These regulators are highly integrated discrete solutions optimized for cost, efficiency and footprint.

  • ADI provides supporting documentation including power schematics, layout, LTpowerPlanner® and applicable LTpowerPlay® configuration files to enable you to validate the power solution for your application seamlessly.

  • For a complete list power designs and use cases, please contact your local FAE.

  • Key Power for full management devices are used as follows:

    • LTC3307A
    • LTC3309A
    • ADP125
    • LTC3617 (Optional DDR)
    • LTC3618
    • ADM1186 (Optional Monitoring & Sequencing)
NOVPED iMX6 QP Dev Kit
NXP NOVPED iMX6 QP Circuits from the Lab®

NXP iMX6 Platform EVK Hardware Verified Design for IO and Robust Power Supply

機能と利点

  • Analog Devices has worked closely with FPGA and processor manufacturers to develop verified power solutions that optimize cost, size and efficiency in high performance applications
  • Our reference designs are supported by an intuitive design tool set and IP
  • Our team can provide designs for quick prototypes that can speed time to market in the most complex applications
Versal HBM Diagram
Versal HBM Non-Hardware Verified Design Circuits from the Lab®

機能と利点

  • The Versal HBM series features heterogeneous integration of fast memory, secure connectivity, and adaptive compute to eliminate processing and memory bottlenecks for memory-bound, compute-intensive workloads such as machine learning, database acceleration, next-generation firewalls, and advanced network testers. Analog Devices has worked closely AMD to develop verified power solutions that optimize cost, size and efficiency in high performance applications.
  • ADI provides supporting documentation including LTpowerPlanner and applicable LTpowerPlay configuration files to enable you to validate the power solution for your application seamlessly. For a complete list  power designs and use cases, please contact your local local FAE.
  • ADI has also completed a complete power evaluation report for Mid-High Voltage rails. For a complete report please submit your interest here.

Key power regulators are used for this device as follows:

  • LTC3888-1
  • LTC7051
  • LTC3633A
  • LTC7200S
  • LTC7151S
  • LT8652
  • ADP125
  • LTC3617 (Optional)
  • LTC3618 (Optional)
Artix UltraScale+
Minimum Rails for AU10/15P and AU20/25P - Non-Hardware Verified Design
Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix US+ Rail Consolidation - Minimum Rails (AU20P/25P) Power Tree
NXP NOVPED iMX6 QP
NXP iMX6 Platform EVK Hardware Verified Design for IO and Robust Power Supply
NOVPED iMX6 QP Dev Kit
NOVPED iMX66 Power Tree
Versal HBM Non-Hardware Verified Design
Versal HBM Diagram

最新のディスカッション

最近表示した製品