LTC3617

新規設計に推奨

DDR終端向け±6Aモノリシック同期整流式降圧レギュレータ

データシート
製品セレクション・テーブル
製品モデル
4
1Ku当たりの価格
最低価格：$4.55
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • 出力電流：±6A
  • 入力電圧範囲：2.25V～5.5V
  • 出力電圧精度：±10mV
  • 最小0.5Vの低出力電圧向けに最適化
  • 高効率
  • 内蔵バッファによるVTTR = VDDQIN • 0.5
  • シャットダウン電流：<1µA
  • 調整可能なスイッチング周波数：最大4MHz
  • オプションの内部補償
  • 内部ソフトスタート
  • パワーグッド状態出力
  • 入力過電圧保護
  • 熱特性が改善された24ピン3mm × 5mm QFN パッケージ
LTC3617
DDR終端向け±6Aモノリシック同期整流式降圧レギュレータ
Efficiency and Power Loss vs Load Current Product Package 1
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

信頼性データ 1

ユーザ・ガイド 1

データシート

これは最新改訂バージョンのデータシートです。

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
シリコン発振器 1
LTC6908
スペクトル拡散変調付き抵抗設定SOT-23発振器
デジタル・パワー・システム・マネージメント（PSM） 1
LTC2974
新規設計に推奨 正確な出力電流測定を特長とする4チャンネルPMBusパワーシステム・マネージャ
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

LTspice 2

下記製品はLTspiceで使用することが出来ます。:

  • LTC3617
LTspice

LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

 

評価用キット

eval board
schematic 1
DC1707A

LTC3617EUDD Demo Board | VIN=2.25V to 5.5V, VOUT1 = 0.5VIN (VTT) @ ±6A, VOUT2 = 0.5VIN (VTTR) @ ±10mA

今すぐ購入 詳細を表示

製品詳細

Demonstration circuit 1707 is a high efficiency monolithic step-down DC/DC switching regulator designed for double-data-rate (DDR) memory termination in computer systems. The VTT output is capable of sourcing and sinking up to 6A with an output voltage equal to one-half the voltage applied to the VDDQIN terminal or one-half the input supply voltage, selected by a jumper. An additional low current output (VTTR) also equal to one-half the voltage on VDDQIN can source and sink up to 10mA. Input voltage range is from 2.25V to 5.5V with overvoltage protection for transients exceeding 6.5V.


 
DC1707A
LTC3617EUDD Demo Board | VIN=2.25V to 5.5V, VOUT1 = 0.5VIN (VTT) @ ±6A, VOUT2 = 0.5VIN (VTTR) @ ±10mA
DC1707A - Schematic

リファレンス・デザイン

Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix US+ Rail Consolidation - Minimum Rails (AU20P/25P) Power Tree
Artix UltraScale+ Circuits from the Lab®

Minimum Rails for AU10/15P and AU20/25P - Non-Hardware Verified Design

詳細なリファレンス・デザインを表示

機能と利点

  • Xilinx Artix® UltraScale+™ devices are the industry’s only cost-optimized FPGAs based on an advanced, production-proven 16nm architecture for best-in-class performance/watt.

  • Analog Devices, Inc. supports power delivery solutions for the Artix Ultrascale+ low-cost designs. Monolithic solutions are used to power Xilinx FPGA and/or SoC rails as well as other system rails. These regulators are highly integrated discrete solutions optimized for cost, efficiency and footprint.

  • ADI provides supporting documentation including power schematics, layout, LTpowerPlanner® and applicable LTpowerPlay® configuration files to enable you to validate the power solution for your application seamlessly.

  • For a complete list power designs and use cases, please contact your local FAE.

  • Key Power for full management devices are used as follows:

    • LTC3307A
    • LTC3309A
    • ADP125
    • LTC3617 (Optional DDR)
    • LTC3618
    • ADM1186 (Optional Monitoring & Sequencing)
Versal HBM Diagram
Versal HBM Diagram
Versal HBM Non-Hardware Verified Design Circuits from the Lab®

詳細なリファレンス・デザインを表示

機能と利点

  • The Versal™ HBM series features heterogeneous integration of fast memory, secure connectivity, and adaptive compute to eliminate processing and memory bottlenecks for memory-bound, compute-intensive workloads such as machine learning, database acceleration, next-generation firewalls, and advanced network testers. Analog Devices has worked closely AMD to develop verified power solutions that optimize cost, size and efficiency in high performance applications.
  • ADI provides supporting documentation including LTpowerPlanner and applicable LTpowerPlay configuration files to enable you to validate the power solution for your application seamlessly. For a complete list  power designs and use cases, please contact your local local FAE.
  • ADI has also completed a complete power evaluation report for Mid-High Voltage rails. For a complete report please submit your interest here.

Key power regulators are used for this device as follows:

  • LTC3888-1
  • LTC7051
  • LTC3633A
  • LTC7200S
  • LTC7151S
  • LT8652
  • ADP125
  • LTC3617 (Optional)
  • LTC3618 (Optional)
Artix UltraScale+
Minimum Rails for AU10/15P and AU20/25P - Non-Hardware Verified Design
Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix US+ Rail Consolidation - Minimum Rails (AU20P/25P) Power Tree
Versal HBM Non-Hardware Verified Design
Versal HBM Diagram

最新のディスカッション

6 年前
RE: LTC3617 Run Problem
EngineerZone®で関連するディスカッションを見る

最近表示した製品