AD9084

発売前

Apollo MxFE、16ビット28GSPSクワッドRF DACおよび12ビット20GSPSクワッドRF ADC

データシート (Rev. PrA) 製品セレクション・テーブル
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • 柔軟性が高く再構成可能な共通プラットフォーム設計
    • 4つのDACおよび4つのADC（4D4A）
    • 使用可能RFアナログ帯域幅：最大18GHz
    • 最大DAC/ADCサンプル・レート：最大28GSPS/20GSPS
  • DAC対ADCサンプル・レート比は1または2から選択可能
    • クロッキング
    • オンチップPLL（7GHz～14GHz）
  • 外部RFCLK入力：最大20GHz
  • サブクラス1を使用したマルチチップ同期
  • シングルエンド（SE）または差動（DIFF）ADC入力
    • 2つの別々のバージョン。どちらも50Ωの入力インピーダンス
    • シングルエンド・バージョンは広帯域幅のバランを内蔵
  • 差動ADCのAC性能（20GSPS時）
    • フルスケール入力電圧：500mV p-p/−2dBm
    • ノイズ密度：−150dBFS/Hz（−20dBFS、2GHz時）
    • HD2/HD3：−65dBFS/−70dBFS（−7dBFS、2GHz時）
    • IMD3：−75dBFS（−13dBFS/トーン、2GHz時）
  • DACのAC性能（28GSPS時）
    • フルスケール出力電力：−2.1dBm（2GHz時）
    • IMD3：−75dBc（−13dBFS/トーン、2GHz～10GHz時）
    • NSD（シャッフリングを無効）：−164dBFS/Hz（0dBFS、2GHz時）
  • 汎用デジタル機能
    • 実数または複素数のデジタル・データ（8、12、または16ビット）に対応
    • 設定可能なDDCとDUC
    • 8つの微調整複素DUCと4つの粗調整複素DUC
    • 8つの微調整複素DDCと4つの粗調整複素DDC
    • オプションで微調整および粗調整DUC/DDCをバイパス可能
    • DUC/DDCのエイリアス除去
    • インターポレーション・フィルタの場合85dB
    • デシメーション・フィルタの場合100dB
    • フラクショナル・サンプル・レート・コンバータ（FSRC）
  • 送受信用プログラマブルFIRフィルタ
  • 複数のループバック（ADCからDAC）に対応
    • DSP経路のない場合約45ns
  • SPI/HSCI/GPIOを用いた動的な設定
  • スペクトラム・スニファ／モニタ
  • インターフェイス
    • SPI
    • ハイスピード制御インターフェイス（HSCI）
    • JESD204B/JESD204C：20Gbps/32.5Gbps
  • Rx用に24レーン、Tx用に24レーン
  • 受信AGCに対応
    • 高速AGC制御用の低遅延・高速検出
    • 低速AGC制御用の信号モニタ
  • 補助機能
    • パワー・アンプ後段の保護回路
    • 温度モニタリング・ユニット内蔵
    • TDD省電力オプション
  • 総消費電力の範囲はデバイス設定に依存：20W～30W
  • 24mm × 26mm、0.8mmピッチ899ボールBGA
  • 動作ジャンクション温度（TJ）：−40°C～+110°C
AD9084
Apollo MxFE、16ビット28GSPSクワッドRF DACおよび12ビット20GSPSクワッドRF ADC
AD9084 Functional Block Diagram
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

技術記事 7

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

評価用キット

eval board
schematic 1
schematic 2
schematic 3
ADS10-V1EBZ

ADS10-V1EBZ Evaluation Board

今すぐ購入 詳細を表示

機能と利点

Xilinx Virtex Ultrascale+ XCVU35P-3FSHV2892E FPGA.

  • One (1) FMC+ connector.
  • Twenty (24) 32.75Gbps transceivers supported by one (1) FMC+ connector.
  • On-board HBM DRAM in FPGA.
  • Simple USB 3.0 port interface.

製品詳細

When connected to a specified Analog Devices high speed converter evaluation board, the ADS10-V1EBZ works as a data capture/transmit board. Designed to support the highest speed JESD204B/C data converters, the FPGA on the ADS10-V1EBZ acts as the data receiver for high speed ADC's, and as the transmitter for high speed DAC's.

ADS10-V1EBZ
ADS10-V1EBZ Evaluation Board
ADS10-V1EBZ - Top View ADS10-V1EBZ - Bottom View ADS10-V1EBZ - Angle View

最新のディスカッション

4 週前
RE: AD9084 Quick Start Guide
EngineerZone®で関連するディスカッションを見る

最近表示した製品