20GHzのダイレクト・サンプリング：全てを1つのナイキスト・ゾーンで—パート1：課題とアプローチ

要約

電子戦（EW）や通信インテリジェンス（COMINT）システムにおいては、1つのナイキスト・ゾーンで2GHz～18GHzの広い観測帯域幅能力を実現することが長い間求められてきました。ADCコアをインターリーブする方法がこの能力を実現する1つのオプションですが、それにはアナログ帯域幅が2GHz～18GHzのフロントエンドが必要です。タイム・インターリーブは、サンプル・レートを2倍にするための一般的な方法です。しかし、大きな未加工データ・レートを処理するという課題とADC内でデジタル的にフィルタ処理できる能力との間で、トレードオフが生じる可能性があります。

はじめに

ADCレシーバのナイキスト帯域幅を2倍にするには、多くの場合、従来のタイム・インターリーブ方式が用いられます。しかし、これに代わるアーキテクチャには更に利点があります。この3つのパートからなるシリーズでは、市販のADCを用いた2GHz～18GHzの帯域幅の1次ナイキスト・ゾーンでのダイレクト・サンプリングに対するオプションをいくつか説明します。パート1では、課題とそれに対応可能なアプローチを紹介します。パート2では、ダイレクト直交サンプリングについてその測定結果と共に詳細に説明します。パート3では、直交化による結果とタイム・インターリーブを比較し、ユーザのシステムの目的に応じて最適な選択ができるようにします。

パート1：アプリケーション、インターリーブの基本、AD9084のオプション

エイリアシングの問題

図1aに、アナログ・スペクトルを、ナイキスト・ゾーン1（0～f_S/2）の目的の信号を黄色で、ナイキスト・ゾーン2（f_S/2～f_S）のブロッカ信号を青色で示します。サンプリング理論に従えば、デジタル的にサンプリングされたアナログ信号は、f_Sの整数倍の周波数に現れます。図1bに示されるように、狭帯域のブロッカ信号と目的の信号はどちらも、f_Sの正の整数倍と負の整数倍の周波数にコピーされます。ADCのアーキテクチャ上の課題は、どのようにしたらシステム・エンジニアは代わりのサンプリング方法を用いてこの既知の問題を軽減できるか、ということです。

ナイキスト理論は、信号の帯域幅がf_S/2より大きい場合には、不要なエイリアシング効果が発生することを述べています。サンプリング対象のシステムでは、固有のスペクトルは、0～f_S/2の範囲にのみ生じます。高次のナイキスト信号は、図1cに示すように、不要なイメージの形で、ナイキスト・ゾーン（0～f_S/2）にエイリアシングされます（折り返されます）。f_S/2より高い周波数から生成されたイメージ信号は、目的の信号に対するブロッカとなり、SFDRを低下させ、場合によっては信号を復元不可能なものにしてしまいます。

ブロッカが高次のナイキスト・ゾーンにある従来のEWおよびCOMINTシステムでは、アンチエイリアシング（AA）フィルタが用いられます。1次ナイキスト・ゾーンでのサンプリングでは、ローパス・フィルタを用いてf_S/2より上のブロッカを除去し、そのイメージが1次ナイキスト・ゾーンに折り返されるのを防止します。これらのシステムは、目的の信号が常に1次ナイキスト・ゾーンにある場合にはうまく働きます。しかし、これはサンプル・レートに直接左右されます。

このセットアップは、干渉信号がサンプリング周波数の半分（f_S/2）よりわずかに高い周波数で、目的の信号がf_S/2のわずかに下の周波数である場合には、効果的ではありません。図2では、AAフィルタを適用するには干渉信号が近すぎて、目的の帯域幅の一部を失うリスクがあります。推奨する実施策は、f_S/2の周囲に20%の周波数ガード・バンドを用いることです。

1次ナイキスト・ゾーンでのサンプリングでよく用いられる代替策は、アンダーサンプリングです。これは、必要な信号帯域幅を高次のADCナイキスト・ゾーンに配置する方法です。この場合、目的の信号は、f_S/2より高次の帯域になります。AAフィルタは、実質的には、高次の帯域にある目的の信号を囲むバンドパス・フィルタ（BPF）になります。このBPFは、パス・バンド外の周波数、つまり、ブロッカや帯域外ノイズを除去します。

インターリーブ

タイム・インターリーブ—フルレートのオフロード

2個以上のADCを遅延クロックでタイム・インターリーブする従来の方法は、利点とトレードオフの両方を伴います。f_Sのサンプル・レートで1つの信号を2つのコアを用いて同時にサンプリングする場合、結果的にサンプリング・レートは単純に2 × f_Sになります。インターリーブが適切に作用するには、ADCのクロック位相関係が一定であることが必要です。クロック位相の関係は、式1で表されます。ここで、nは特定のADC、mはADCの合計数です。

デュアルADCのインターリーブ関係では、各チャンネルのサンプル・クロックは180º位相が異なっている必要があります。あるいは、理想的な50%のデューティサイクルのクロックの立上がりエッジと立下がりエッジで交互にサンプリングを行う必要があります。これらの方法で、新たなインターリーブ・アーティファクトを招くことなく外部クロック・ソリューションを用いてタイミング仕様を満たすのは、困難となる可能性があります。また、振幅および位相をマッチングさせるには、フロントエンドのRFスプリッタが理想的な特性を持つことが必要となります。そうでないと、不要なスプリアス周波数の電力がf_S/2のスライス・サンプル・レートごとに導入される可能性があります。

インターリーブされたf_S/2のナイキスト帯域幅を目的の信号に対して用いることができない限り、バックエンドのデジタル処理をどのように用いるかによって、フルレートのビットストリームが不要となる可能性があります。一部のインターリーブ・アーキテクチャでは、分解能が高いコンバータであってもダイナミック・レンジを8ビットに制限する場合があります。

この場合、オフセット、ゲイン、位相遅延などADCチャンネルのわずかな変動に対し、バックエンドでのデジタル補正は行われません。そのため、これらのミスマッチは、ナイキスト周波数スペクトル内のインターリーブ・アーティファクトとしてみなされます。これらは、インターリーブされたコンバータ・チャンネルの使用可能なダイナミック・レンジを不要なイメージで減少させます。アナログ・デバイセズのApollo MxFE™ AD9084を用いると、2つのオプションでフルレート・オフロードを利用できます。図3はインターリーブされたADCの1つの12ビット・ペア、図4はインターリーブされたADCの2つのペアを示します。2チャンネルの出力を実現するために、ビット分解能がサンプルあたり8ビットに減少しています。

ダイレクト直交サンプリングの概要

ダイレクト直交サンプリングは、インターリーブの代替形式です。最も広く用いられているピンポン・インターリーブ方式では、2つの隣接ADCを連続的にクロックします。これは、通常、クロック周波数を2倍にするか、入力クロックの立上がりエッジと立下がりエッジの両方でサンプリングすることで行われます。直交インターリーブではクロック位相を反転せず、代わりに、共通の同相クロックで2つのADCを同時にクロックします。RF入力の90ºの位相シフトは、複数のナイキスト・ゾーンを分離して有効なサンプリング・レートを倍増するのに必要な情報を提供します。これは、ポストADC処理でサンプル・レートを倍増する必要がないという利点をもたらします。

実際には、90ºの位相シフトは、ハイブリッド・カプラ（多くの場合、ハイブリッド・スプリッタとも呼ばれます）で実現されます。現在では、2GHz～18GHzの帯域幅をカバーする広帯域ハイブリッド・カプラが入手可能です。しかし、直交サンプリングにおける既知の問題の1つは、I/Qバランスでの何らかの位相または振幅のミスマッチがイメージ周波数において不必要に認識されるエネルギーを生成する、ということです。このミスマッチの影響がバランスされることはありません。2つの信号の差が大きくなるとアンバランスはますます大きくなるためです。そのため、I信号とQ信号の間のゲインと位相のミスマッチにより、f_S ± f_INでのイメージがインターリーブした主要なスプリアスが生成されます。

市販のハイブリッド・カプラは、これまで、より小さな周波数ターゲット用の狭い帯域幅に対応するのみでした。広帯域性能の仕様は依然として完成途上です。2GHz～18GHzの広帯域ハイブリッド・カプラを導入することで、マッチング性能は適度なものとなります。それは、帯域幅全体にわたり最小で数dBの振幅誤差マッチングおよび数度の位相誤差マッチングを実現できるためです。ハードウェア直交のみを用いた実際のインターリーブ・イメージ・スプリアス・パワーは、最善の場合で–20dBcです。これは、ほとんどの最新アプリケーションにとって、受け入れられない技術ソリューションにすぎません。そのため、この種のインターリーブでは、ハードウェア・ソリューションのみに頼るのは不十分です。広い帯域幅にわたって–50dBc以上のSFDR性能を達成するには、デジタル処理におけるバックエンド直交誤差補正（QEC）マッチング・アルゴリズムが必要となります。

AD9084 DSPを用いるインターリーブ・オプション

AD9084は、18GHzのRF入力帯域幅を持つ、4T4RのRFサンプリング・コンバータです。図5は、ADCおよび組み込みDSPを、ICに集積されたADCの半分について示したものです¹。フルレート・データ・オフロードを必要とすることのないよう、インターリーブ・オプションが、タイム・インターリーブと直交インターリーブの両方に対し開発され、組み込みDSPの利用が維持されます。これにより、隣接するデジタル・チップのデジタル・ペイロードおよび消費電力を低減するために依然として低いレートにデシメートしながらも、2GHz～18GHzの帯域幅全体をモニタリングできます。

ダイレクト直交サンプリング： PFILT QEC

直交インターリーブでは、ハードウェアのRF入力信号を0ºおよび90ºの位相に分割することで、2個のADCコアを使用します。信号を個別に処理することは、この2つの信号が理想的に完全な直交状態にあるかのように行われます。残念ながら、2つに分割された信号は、位相と振幅に、現在のハードウェア・ハイブリッド性能では一般的である大きなミスマッチがあるため、理想的なものではありません。しかし、バックエンド直交誤差補正アルゴリズムは、この2つの信号の間にある振幅と位相のミスマッチをどちらも補償できます。

トレーニング信号を用いて目的の帯域幅（BW）にわたり補正係数を確立した後は、直交サンプリング・アーキテクチャのイメージ・スプリアスは、デジタル・フィルタ処理手法を用いることにより–50dBcより良好な値に軽減されます。これは、数多くの高速アーキテクチャで見られる8個のサブADCのタイム・インターリーブによる不要なアーティファクトを生じることなく、一定のSFDRを維持します。

ダイレクト直交サンプリング： CFIR QEC

直交インターリーブ原理の1つのバリエーションは、複素FIR（CFIR）のQEC補正ブロックの前にデジタル信号フィルタリングを行うことを可能にします。2つのチャンネル間の低周波数のリップル・ミスマッチは処理遅延が長くなることでより容易に補正できるため、この場合のSFDR性能は一般的に向上します。2つのDDC間の数値制御発振器（NCO）周波数は同じには設定されてはおらず、NCO2 = f_S – NCO1となっています。このようにNCOに周波数差がある理由は、この記事のシリーズのパート2で詳しく述べます。各NCOチューニング・ワードには32ビットのデジタル分解能精度があるため、不要なスプリアス性能に寄与するDDC間の残留周波数ミスマッチは確実にありません。バックエンドの総和ステップでは、1次または2次のナイキストが打ち消されて2つのチャンネルが1つに融合されます。

PFILTまたはCFIRによる誤差補正を用いたタイム・インターリーブ

直交化について述べたものと同じインターリーブ原理は、内部反転されたサンプル・クロックを用いる従来のタイム・インターリーブ方式にも適用できます。フロントエンド直交ハイブリッドを用いる代わりに、真のスプリッタを用いて、バックエンドで誤差補正を行って複数チャンネルにタイム・インターリーブします。各信号は、デジタル・フィルタリング係数で補正されます。フィルタリング後、データがデシメートされた2つのチャンネルが出力されます。これらのデータは、デジタル信号処理手法で再度組み上げる必要があります。

組み込みDSPを用いて、2つのタイム・インターリーブ・オプションを評価しました。図8にPFILT補正を用いたタイム・インターリーブ、図9にCFIR補正を用いたタイム・インターリーブ構成を示します。

インターリーブに関するその他の考慮事項

ミスマッチ

複数のADCをインターリーブするには、各ADCコアの不完全な非理想特性により出力スペクトルにスプリアス周波数の電力（スプリアス）が生じるなど、様々な課題があります。これらの不完全性は、主として、インターリーブされたADC間のミスマッチ、特にゲインおよび位相あるいはタイミングのミスマッチが原因です。

同じシリコン基板上に隣接する2つのADCであっても、それらに対するわずかな製造上の変動が、ゲイン・ミスマッチ・スプリアスを招くだけの十分なゲイン差の原因となり得ます。ゲイン・ミスマッチの場合、信号が測定対象の両ADCに現れない限り、ゲイン・ミスマッチを測定するための現実味のある方法はありません。ゲイン・ミスマッチは、入力周波数およびサンプリング・レートに関連した出力スペクトルにおけるスプリアスの原因となります。スプリアスは、f_S – f_INに生じます。

ゲイン・ミスマッチによるスプリアスを最小限に抑えるために、ミスマッチを軽減する補正方策を採用します。つまり、一方のADCのゲインをリファレンスとして選択し、他方のADCのゲインをそのゲインにできるだけ近い値に一致するよう設定します。各ADCのゲイン値の一致度が高いほど、結果として出力スペクトルに生じるスプリアスは小さくなります。

重度インターリーブ

特定の商用アーキテクチャでは、8個以上のADCスライスを用いてナイキスト帯域幅を拡大する、拡張されたシーケンシャル・インターリーブ方式を採用しています。例えば、8通りのインターリーブにより、f_S/8、f_S/4、3f_S/8、というような周波数にインターリーブ・スプリアスが生じます。これは、8個のADCスライスを中心とするインターリーブ・スプリアスを持つ、通常とは異なる分布のノイズ・スペクトル密度（NSD）の原因となります。適切なキャリブレーションを行ってこれらのスプリアス周波数を抑制しないと、インターリーブ・アーティファクトを手早く処理するための精巧な表やスプリアス計算ツールが、扱いにくいものになってしまいます。

まとめ

この記事シリーズのパート1では、2GHz～18GHzのダイレクト・サンプリングに関する新しい方法を紹介しました。電子戦から通信インテリジェンスに至るまで、2GHz～18GHzを連続的にモニタリングする必要のあるケースは数多くあります。特定のAAフィルタを必要とすることなく、システムは複数のナイキスト・ゾーンからの信号を分離できます。タイム・インターリーブあるいは直交インターリーブした隣接ADCに直交誤差補正手法を注意深く適用することで、システムは所定のデジタイザのサンプリング・レートを効率的に2倍にできます。Apollo MxFEデバイスの強化されたDSP機能を用いることで、FPGAのリソースを最小限に抑えることができ、しかも、2GHz～18GHzのスペクトル全てを1つのナイキスト・ゾーンでモニタリングします。

今後のパート2およびパート3では、以下の6通りのオプションについて詳細に説明します。

• フルレート・オフロード、互いに反対側に位置するADCをインターリーブ
• フルレート・オフロード、隣接ADCをインターリーブ
• ダイレクト直交サンプリング：PFILTでの誤差補正
• ダイレクト直交サンプリング：CFIRでの誤差補正
• タイム・インターリーブ：PFILTでの誤差補正
• タイム・インターリーブ：CFIRでの誤差補正

参考資料

¹ Gabriele Manganaro、「Advanced Data Converters」Cambridge University Press、2012年。

Kester, Walt、「Analog-Digital Conversion」アナログ・デバイセズ、2004年。

Ali, Ahmed、High Speed Data Converters、IET、2016年。

Harris, Jonathan、「インターリーブADCの基本」アナログ・デバイセズ、2019年。

Manganaro, GabrieleおよびRobertson, David、「インターリーブADCの“謎”を解き明かす」Analog Dialogue、Vol. 49、2015年7月。

著者について