フェーズド・アレイ・レーダーに最適なADCを 選択する方法【Part 1】

概要

フェーズド・アレイ・レーダーで使用するビームフォーミングには、いくつかの実現形態が存在します。具体的には、デジタル・ビームフォーミング、RFビームフォーミング（アナログ・ビームフィーミング）、ハイブリッド・ビームフォーミングの3つに大別されます。現在は、それぞれの方式におけるシステム上のトレードオフや優劣についての議論が活発に行われている状況にあります¹。本稿では、これまでの取り組みを基に、DCの消費電力を基準としてダイナミック・レンジ（直線性とノイズ）とサンプル・レートのトレードオフについて説明することにします。対象とするのは、RF信号からA/Dコンバータ（ADC）までがカスケードに接続されたマルチチャンネルのシステムです。そのシステムの構成要素のモデルを使用し、RF領域とデジタル領域のチャンネルで様々な加算処理を行うケースについて考えます。具体的には、ADCのサンプル・レート、有効ビット数（ENOB）、RF／デジタルのチャンネル結合の最適な選択について、DCの消費電力を基準として評価を実施します。なお、ADCについては、Schreier FOM（Figures of Merit：性能指数）とWalden FOMが広く使用されています。これらは、マルチチャンネルのシステムにも拡張することが可能です。それを利用し、DC消費電力に対して正規化された最適なダイナミック・レンジを表すシステムの単一のFOMを算出する方法を提案します。今回（Part 1）は、検討のベースとなるシステムのモデルを構築する方法について説明します。Part 2では、得られた結果を解析し、システムのFOMに基づいた結論を示すことにします。

システムのモデリング

フェーズド・アレイ・レーダーの分野では、全アンテナ素子に対してデジタル・ビームフォーミングを適用する取り組みに大きな注目が集まっています。政府による多額の資金提供を受けて、この分野の研究が活発に行われるようになり、その機能は急速に成熟しています。実際、デジタル・ビームフォーミングにより、無指向性のアレイから任意の組み合わせのビームを同時に生成できるようになれば、ソフトウェア定義型でマルチミッションのアパーチャを実現することが可能です。言い換えれば、数多くのミッションに対応できる単一のアレイを具現化できます。そのメリットは、ソフトウェアによって構成（コンフィギュレーション）が可能で、独立した複数のデジタル・ビームを同時に様々な形状で放射できるようになることです。その結果、検出の処理が改善されると共に、多くの機能を実現できるようになります¹。

実際に上記のようなことを実現するには、数々の課題を解消しなければなりません。なかでも、DC消費電力が最大の課題になります。素子単位のデジタル・ビームフォーミングを行う場合、ADCとD/Aコンバータ（DAC）を使用するデジタル変換ノードが各素子の背後に分散されます。その際、性能が損なわれてしまうことは避けなければなりません。しかも、今日提供されているシステムよりも低消費電力であることが求められます。デジタル変換によって生じる消費電力は、ダイナミック・レンジ（あるいはENOB）とサンプル・レートの直接的な関数になります。RF性能、消費電力、デジタル／アナログ方式のビームフォーミング機能といったシステムのコンテキストにおいて、ADCの分解能（ENOB）とサンプル・レートについて最適な選択を行うのは容易ではありません。実際、その作業は多次元にわたる複雑なものになります。

重要な課題はそれだけではありません。熱に関する制約とフットプリントの大きさも大きな問題になります。大規模なフェーズド・アレイにおいて熱とサイズの面で高い柔軟性を持たせたい場合には、アンテナ面に対して直角に電子部品を配置するブレードが採用されることがよくあります。しかし、特に扱う周波数が高いものなど、一部のシステムでは電子部品をアンテナに対して平面に配置し、なおかつ素子の格子間隔に収まるようにしなければなりません。このことは、熱とサイズの面で非常に難易度の高い課題をもたらします。つまり、性能を損なうことなく、電子部品のサイズを縮小し、なおかつ消費電力を削減しなければならないのです。

フェーズド・アレイを使用する場合、所定のDC消費電力の制約を満たすために必要なビームの属性、感度、ダイナミック・レンジはシステムごとに異なります。つまり、様々なシステムの要件に対応しなければならないので、最適な性能とDC消費電力の間には連続的な関係が存在することになります。

システムのFOM

ダイナミック・レンジまたはスプリアスフリー・ダイナミック・レンジ（SFDR）は、レシーバーの最も一般的なFOMです。これらは、直線性と感度の関数として表されます。ただ、レシーバーのSFDRとADCのSFDRを混同してはなりません。両者の意味は全く異なります。ADCのSFDRは、高調波、インターリーブ・スプリアス、クロック・リーク、それに起因する相互変調積といった中で最大のスプリアスを表します。2つのトーンの直線性を直接表現するものではありません。本稿で取り上げるのは、レシーバーのSFDRのみです。レシーバーの感度は、ノイズ・フロアにいくらかのオフセットを加えたレベル（閾値）で検出が可能な最小の信号という意味になります（値が小さいほど優れている）。この閾値は、信号の種類や検出の確率といったいくつかの事柄に基づいて決まります。本稿では、その値をゼロに設定することにします。また、感度には直線性は影響せず、単なるノイズの指標になります。ここで強調しておきたいのは、レーダーやEW（Electronic Warfare）システムはブロッカが存在する環境で動作するため、ノイズと同等に直線性（2つのトーンの相互変調）が重要になるということです。一般に、フェーズド・アレイの帯域幅は1オクターブ未満であり、主に問題になるのは3次相互変調歪み（IMD3）です。それに対し、EWシステムの帯域幅はマルチオクターブに及びます。そのため、2次相互変調歪み（IMD2）とIMD3が問題になります。通常、レーダーやEWシステムのレシーバーは、感度だけを対象として最適化されるわけではありません。直線性を表す2次インターセプト・ポイント（IP2）と3次インターセプト・ポイント（IP3）も設計上の重要な目標になります。加えて、レシーバーのSFDRでは感度と直線性の両方が考慮されます。そのため、どちらも重要なFOMです。

SFDRはシングルポイントのFOMです。つまり、ベストケースの単一RF入力電力におけるベストケースのSNDR（Signal-to-Noise and Distortion Ratio）を表します。これが生じるのは、相互変調歪み（IMD）のスプリアスがノイズと同じレベルである場合です²。

ここで-174dBm/Hzというのは、温度が290K（16.85℃）という条件における熱ノイズのスペクトル密度です。IFBWはノイズ・チャンネルの帯域幅であり、通常はIFとデジタル・フィルタの組み合わせによって決まります。

ここで解析の対象とするシステムのFOMは、SFDRと感度です。これらはいずれも処理帯域幅IFBWに依存します。ここでは、一般化するために、IFBWは1Hzであるとします。特定のIFBWに対して調整を行う場合には、以下の処理を適用してください。

• 10log(IFBW) を感度に加算する
• 2/3 × 10log(IFBW) を SFDR から減算する

通常、レシーバーには感度とSFDRの両方について同時に満たすべき要件があります。フロント・エンドのNF（Noise Figure）が低ければ、両方にとって好都合です。一方、IP3が高ければ、SFDRにとって都合が良いということになります。ただ、ゲインは感度を高める一方でSFDRを低下させます。したがって、RFフロント・エンドの適切なゲインとしては、感度の要件を満たせるだけの高さが必要ですが、同時にSFDRの要件を満たせるレベルで低くなければなりません。経験則になりますが、レシーバーのRFゲインは十分なレベルさえ満たしていればよく、決して過度に高くしてはなりません。

図1は、ADCの特性を表す各種FOMについてまとめたものです。これを見れば、SFDRと感度の関係を把握しやすくなるでしょう。

システム全体のカスケード・モデル

本稿では、最終的にExcelファイルとして実現したシンプルなモデルを作成し、DC消費電力と性能の最も適切な組み合わせを判定できるようにすることを目標とします。そのExcelファイルは、RFビームフォーミングとデジタル・ビームフォーミングの比率の掃引、ADCのENOBの掃引、Boris Murmann氏の調査データを基にしたDC消費電力の導出を可能にするものとして作成します。システムのカスケード・モデルには、RFフロント・エンド（以下、RFFE）、RFチャンネルに対する加算処理（以下、RF加算）、ADC、デジタル・チャンネルに対する加算処理（以下、デジタル加算）が含まれます。図2には、モデル化されたブロックと、各ノードにおける重要なカスケード指標を示してあります。これらのモデルでは、チャンネルのRF加算に対するカスケード解析の手法を適用しています（この解析手法については、稿末の参考資料4「ハイブリッド・ビームフォーミング・レシーバーのダイナミック・レンジ：理論と実際」で詳しく説明されていますのでそちらをご覧ください）。このモデルを使用するにあたっては2つのポイントが重要になります。1つは、各ノードでデバイスによって追加／累積されていくノイズ・スペクトル密度kTeを追跡することです。もう1つは、信号のゲインとノイズのゲインを個々に考慮することです（これは非常に重要です）。

ここで、Fは（dBではなく）リニアのNF、NSDはノイズ・スペクトル密度です。

以下の例では、サブアレイのサイズとして64チャンネルを想定します。多くのグラフにおいて、水平軸の最も左側はオールデジタルの加算（64チャンネルのデジタル加算のみ。RF加算はなし）、最も右側はオールRFの加算（64チャンネルのRF加算のみ。デジタル加算はなし）を表します。両者の間では、デジタル加算とRF加算（アナログ加算）の両方を使用していることになります。これがハイブリッド・ビームフォーミングと呼ばれるものです。グラフでは、左から右に行くほどRF加算の比率が増加していきます。以下では、ADCのENOBを掃引してグラフに表示するという解析手法を使用します。また、DC消費電力とSFDR／感度(SENS）を掃引し、それらのパラメータに関する傾向も解析します。

RFFEのモデリング

RFFEのモデルは、掃引する属性の関数となるゲイン、NF、IP3、DCの消費電力を属性とするRF対応のブラック・ボックスとなります。RFFEの属性のチューニングでは、システムのモデルにおいて、RF加算／デジタル加算の比率とADCのENOBを掃引することにより、最良のカスケード性能が得られるようにします。表1に、各属性の関数（式）についてまとめました。

このモデルにおいて、RFFEのゲインは、掃引するパラメータであるADCのENOBの関数となります（図3）。このモデルは、SFDRの最大化を目指しつつ、システムの合理的なkTeが得られる最小のゲインを設定するために線形式を使用します。RFのゲインはSFDRに悪影響を及ぼすので、NFの要件をかろうじて満たせる程度に最小化しなければなりません。ADCの分解能が低いほどNFは格段に高くなります。システムのNFを許容できる値に設定するためには、事前により高いRFゲインを（低いNFで）適用する必要があります。一方、ENOBが12のADCであれば優れたNFが得られます。フロント・エンドのゲインは不要です。ADCのDC消費電力は増加しますが、高いダイナミック・レンジが得られます。ADCのENOBが8の場合、ゲインが約15dBに増加します。そのため感度が向上しますが、SFDRに対しては好影響も悪影響も与えません。ゲインが15dBを超えると、SFDRは着実に低下していきます。一方、ENOBが12のADCは優れたNFを備えるので、その前にゲイン・ブロックを用意する必要はありません。

ENOBが12のADCを使用する場合、同じように15dBのゲイン・ブロックを前段に配置すると、総合的な性能には悪影響が及びます。

以下では、RFFEのNFを5dBに設定し、すべてのシミュレーションで一定であるとします。これは、以下の必要性を考慮した実用的な中央値です。

• 高い直線性とのトレードオフ。NF が 5dB で OIP3 が 30dBm～ 40dBm のフロント・エンドというのは現実的なものです。OIP3 を維持しつつ、NF としてそれよりはるかに低い値を想定するのは現実的ではありません。
• フロント・エンドの RF フィルタ、RF スイッチ、RF リミッタ、その他の素子による損失。

このモデルでは、RFFEのOIP3を、ADCのIP3とRF加算のポート数の関数として表します。全アンテナ素子に対してデジタル加算（RFが1、図4の最も左側）を行う場合、RFFEには最も高いOIP3が必要になります。その値がADCのIP3よりも8dB高ければ、システムのカスケードIP3の低下が約0.8dBになります。これはまずまずの結果です。RF加算のチャンネル数の増加に伴い、このシングルチャンネルのOIP3の要件は緩和されていきます。それに伴って、RFFEに必要なDC消費電力も減少します。

このモデルでは、RFFEのDC消費電力を、RFFEのOIP3の関数として表します（図6、7）。上述したように、RFFEのOIP3はADCのIP3とRF加算のポート数の関数です。RFFEの関数は、RF = 1の場合とRF > 1の場合で以下のように異なります。併せて、図5もご覧ください。

• RF = 1 の場合：RFFE ではビームフォーミングを行わず、全アンテナ素子にデジタル加算を適用します。この場合、信号のフィルタ機能を備える可変ゲイン段を使用します。
• RF > 1 の場合：RF ビームフォーミングを行うために、時間遅延または位相遅延と減衰制御が必要です。ここでは、2 つのゲイン段の間に時間遅延ユニット（TDU）と可変減衰器（DATT）が存在すると仮定します。TDU と DATT の損失を相殺するためにはゲイン段を追加しなければならず、DC 消費電力は RF = 1 の場合の 2 倍になります。図7において RF = 1 と RF = 2 の間で DC 消費電力が大きく増加しているのはそのためです。

DC消費電力は、システムのIP3と共に増加します。そのため、IP3が必要以上に高くなるように設計するのは避けるべきです。ADCは直線性のボトルネックになるので、RFFEのIP3は十分に高くならなければなりません。そのため、RFFEの消費電力は増加します。図7は、ADCのIP3が高くなることに伴ってRFFEのDC消費電力が増加することを表しています。

もう1つ注目すべき関係があります。それは、RF加算のチャンネル数の増加に伴って、RFFEに必要なシングルチャンネルのOIP3が低下することです。RF加算では、チャンネルの信号をコヒーレントに加算します。その場合、ガウシアン分布のホワイト・ノイズが非コヒーレントに結合するため、S/N比が向上します。S/N比が向上するのは好ましいことですが、非線形のADCに入力される前の信号は、ADCの通過後にチャンネルのデジタル加算を行う場合よりも強くなります。マルチトーンの相互変調によるスプリアスのレベルは、ADCのIP3とADCに引き渡される信号のレベルの関数として表されます。2つのトーンのレベルが同等である場合には、次のようになります。

ADCに入力される前にRF加算を行うことによってS/N比は向上します。しかし、ADCの非直線性が原因となって、2つのトーンのスプリアスは、ADCの通過後に同じN個のチャンネルをデジタル加算する場合よりも悪化します。

以上のことから、ADCの通過後にデジタル加算を行えばSFDRの面でメリットが得られる理由をご理解いただけたでしょう。その場合、ADCはより大きな信号を処理しなければならないということにはなりません。デジタル・データのストリームを結合することにより、ビット数は増加するものの、S/N比は向上します。

チャンネルのRF加算のモデリング

このモデルでは、「ハイブリッド・ビームフォーミング・レシーバーのダイナミック・レンジ：理論と実際」で説明されている方法を使用することにより、ノイズと直線性のカスケード化を実現します（詳細については、同記事を参照してください）。その方法では、パッシブなRF加算を使用します。そのため、挿入損失が生じます。ただ、ノイズが追加されたり、IP3に影響が及んだりすることはありません。RF加算では、S/N比が向上します。しかも、IP3への影響は生じません。つまり、相互変調によるスプリアスは、信号と同様に、結合チャンネル全体にコヒーレントに追加されます。

RF加算のチャンネル数の増加に伴い、RFコンバイナの挿入損失に起因して感度が低下します。RFコンバイナの挿入損失は、次のようにモデル化されます。

ADCのモデリング

ADCのモデリングには、Murmann氏が行ったADCに関する調査⁵の母集団のデータから導出した行動方程式を使用します。同一の条件下における性能を比較するために、2つの（似てはいるものの）独立したFOMを使用し、クラスとしては似たレベルのADCにおけるほぼ同等レベルのデータ・ポイントを選択します。属性の掃引が可能なADCのブラック・ボックスのモデルは、母集団のデータ・ポイントに対するフィット処理によって生成されます。

ここでの解析には、Murmann氏が使用したのと同じ2つのFOMを使用します。Walden FOMでは1ビットごとに2倍の差が生じるため、分解能の低いADCに対して有効です。このFOMは、値が低いほど優れていることになります。

Schreier FOMでは、1ビットごとに4倍の差が生じます。そのため、分解能の高いADCに対して有効です。このFOMは、値が高いほど優れていることになります。

どちらの場合も、FOMの値が固定である場合、DC消費電力はサンプル・レートに比例して増加し、ダイナミック・レンジに対しては指数的に増加します。これは、覚えておくべき重要な経験則です。

レーダー、EWシステム、MILCOM（Military Communications）システムなどでは、ダイレクト・サンプリングに対応しつつ高いダイナミック・レンジを実現しなければなりません。このようなニーズに応えるために、今後、優れたFOMを備える新たなADCが登場する見込みです。具体的には、図8と図9に示したMurmann氏によるADCの調査結果において、赤色の枠で囲まれた範囲内のFOMを備えるものが製品化されるはずです。これらの調査結果において、データの右端で傾斜するフィット・ラインは最先端のラインに相当します。このライン上の製品は、初期の段階で公開されたものに相当するので、数年後に商品化されることが見込まれます。但し、製品のデータが公開され、それらが枠内に収まっていれば、間違いなくフェーズド・アレイ・レーダーに適しているということではありません。あくまでも、最も有用なADCは、DC消費電力が最小限に抑えられており、適切なダイナミック・レンジと十分に高いサンプル・レートのバランスが図られたものです。

最先端のライン上にあるADC製品の中で、フェーズド・アレイ・レーダーに非常に適していると考えられるものは存在するでしょうか。それについては次のような検討を行います。まず、図8、図9の枠内において最先端のラインの(f_S, Nyq, FOM)の値を取得します。

次に、FOMの式を変形し、最先端のポイントにおける消費電力とENOB（ダイナミック・レンジ）の関係をプロットします。

ここで図10、図11のグラフをご覧ください。これらは、最先端のラインにおいて、所定のサンプル・レートに対して同じFOMを得るためには、消費電力とENOBをどのようにトレードオフすればよいのかということを表しています。

つまるところ、高速ADCの性能はダイナミック・レンジ（ENOB）の高さ、サンプリングの瞬時帯域幅の広さ、DC消費電力で決まります。これら3つを同時に最大化するのは非常に困難です。DC消費電力はサンプル・レートに比例して増加し、ENOBに対しては指数的に増加するからです。例えば、1個のADCあたりの消費電力を最大100mWに抑えるという厳しい条件を満たさなければならないとします。その場合、フェーズド・アレイ・レーダーに最適なサンプル・レートとENOBについては妥協が必要になるでしょう。現時点では、サンプル・レートが60GSPSのADCを実現した場合、最先端のものでもENOBは6です。サンプル・レートを10GSPSに下げられれば、ENOBを8.7まで引き上げることができます。これは、ダイナミック・レンジを大幅に改善できるということを意味します。では、上記のうちどちらのADCの方が優れているのでしょうか。その答えは「どちらでもない」ということになります。どちらもFOMの面で最先端のライン上にあり、同等に優れています。どちらのADCを選ぶのかは、システムにおいて何を優先しなければならないのかによって決まります。

サンプル・レートが最も高いADCは、人々の興味をそそります。実際、そうした製品を採用すれば、周波数プランニング、瞬時カバレッジ、ソフトウェア定義型のデジタル・チューニング、RF回路の簡素化などの面でメリットが得られるでしょう。しかし、結論を下す前に、「そのサンプル・レートは、どれだけの消費電力とENOBで得られるのか」ということを考察してください。繰り返しになりますが、ADCの全体的な性能は、ダイナミック・レンジ、サンプル・レート、DC消費電力の3つによって決まります。例えば、レーダーのアプリケーションでは、サンプル・レートが60GSPSでもENOBが6しかないADCは恐らく何の役にも立たないでしょう。それならば、サンプル・レートが10GSPSでも、8.7のENOBが得られるADCの方が望ましいかもしれません。サンプル・レートが高いというのは大きな長所です。しかし、通常はENOBが高く消費電力の少ないADCの方が、システムにおいて、より優先度の高い重要な条件に合致していることの方が多いはずです。結論として、サンプル・レートが10GSPSのADCを採用し、所望のDC消費電力と必要なENOBを達成することが実用的な策になります。

次に、ここまでに示したカスケード構成におけるADCの性能のモデリングについて説明します。そのADCのモデルは、掃引する属性の関数となるNF、IP3、DCの消費電力を属性とするRF対応のブラック・ボックスとなります。システムのモデルでADCのENOBを掃引することにより、ADCの属性をチューニングします。

ADCのNFは、ENOBまたはS/N比の関数で表されます（以下参照）。

ノイズ・スペクトル密度kTe（dBm/Hz）は、1Hzの帯域幅における感度（dBm）と等価です。一般化するために、本稿では帯域幅は1Hzであると仮定しています。特定の帯域幅に対する調整は、10logBWを加算することによって行えます。

ADCについては、2つのトーンに対するIP3を軽視してはなりません。この性能は、ノイズと同じくらい厳しい目を向けて扱う必要があります。

ADCのDC消費電力については、Murmann氏によるADCの調査結果のデータを利用してモデリングしています。Murmann氏のデータ（rev20220719）を基に、以下の条件を使って絞り込みを行うことで、要素の数を20に減らしました。

• アナログ・デバイセズと同業他社の製品
• CMOS < 32nm
• f_S ≧ 4GSPS

Murmann氏のデータはこのような形で活用しています。その結果、ADCにおけるDC消費電力のベスト・フィット、下限、上限の式はENOBの関数として以下のように表すことができます。つまり、図12のようなモデルが導出されます。

このモデルでは、Murmann氏のデータを基に取捨選択したデータ・セットを使用することで、以下のようにENOBとビット数の関係を表す式が得られます。これは、図13に示すようにリニア・フィットを使用して導出されています。

上で示した式は、図14に示すように、ADCのENOBの関数として表されるDC消費電力とRFの属性のモデルによって構成されています。図15に、チャンネルあたりのDC消費電力と、ENOBおよびアナログ／デジタル・ビームフォーミングの比率との関係を示しました。

デジタル・ペイロードのインターフェースと加算のモデリング

高速なデータ・ペイロードと加算に伴うDC消費電力は、ビットあたりの転送エネルギーから見積もることができます⁶。

ADCからデジタル加算ノードまでの部分では、デジタル・ペイロードの転送に伴って電力が消費されます。その電力は、デジタル加算のチャンネル数とIBW（瞬時帯域幅）の増大に伴って増加します。以下に示すのは、高速インターフェース（物理リンク）におけるデータ転送に伴って生じるDC消費電力を計算するための式です。

JESDのリンクについては以下のような仮定を行います。

複素数乗算によって消費される電力は、インターフェースの電力に等しいと仮定します。これは、ビーム帯域幅といった他の要因に依存する大まかな近似ですが、十分に近い値が得られます。理に適った概算として、インターフェースの電力を2倍に設定します。図16は、インターフェースとデジタル加算によって生じるチャンネルあたりのDC消費電力と、RF加算／デジタル加算の比率との関係を示したものです。

まとめ

今回（Part 1）は、チャンネルに対するRF加算とデジタル加算がダイナミック・レンジとDC消費電力に与える影響を解析する方法について考察しました。その目的に向けて、フェーズド・アレイ・システムのレシーバーに対応するRFカスケード・モデルを構築しました。それらのモデルはExcelファイルとして作成されており、以下のような要素を網羅しています。

• RF フロント・エンド
• RF 加算のチャンネル（数は可変）
• ADC
• 高速デジタル・インターフェースと基本的な演算
• デジタル加算のチャンネル（数は可変）

次回（Part 2）は、今回構築したモデルによって得られる結果を示します。また、それらに対する解析を行うことでシステムのFOMを示します。その結果を基に、ADCの最適なENOBについての結論を提示する予定です。

参考資料

¹ Salvador H. Talisa、Kenneth W. O'Haver、Thomas M. Comberiate、Matthew D. Sharp、Oscar F. Somerlock 「Benefits of Digital Phased Array Radars（デジタル方式のフェーズド・アレイ・レーダーがもたらすメリット）」Proceedings of the IEEE、Vol. 104、No. 3、2016年2月

² William F. Egan「Practical RF System Design（RFシステムの実用的な設計）」John Wiley & Sons

³ Benjamin Annino「マルチオクターブに対応する広帯域デジタル・レシーバー、そのSFDRについて考慮すべき事柄」Analog Dialogue、Vol. 55、No.1、2021年1月

⁴ Peter Delos、Sam Ringwood、Michael Jones「ハイブリッド・ビームフォーミング・レシーバーのダイナミック・レンジ：理論と実際」Analog Devices、2022年11月

⁵ Boris Murmann「ADC Performance Survey 1997-2022（ADCの性能の調査 1997年～2022年）」GitHub, Inc.、2023年

⁶ Jesse Bankman「How to Calculate Interface Power（インターフェースの消費電力の計算方法）」(インタビュワー：B. Annino) 

「Receiver Sensitivity/Noise（レシーバーの感度とノイズ）」Electronic Warfare and Radar Systems Engineering Handbook、Naval Air Warfare Center Weapons Division、2013年

P. Saha「フェーズド・アレイ向けのハイブリッド型ビームフォーミング、受信側の電力効率を定量的な解析で明らかにする」Analog Devices、2022年5月

著者について