AD6659
AD6659
製造中止IFレシーバ、デュアルチャンネル
Viewing:
製品の詳細
|
|
AD6659はミックスド・シグナル、デュアルチャンネルのIFレシーバで、メイン/ダイバーシティあるいはダイレクト・コンバージョンのような2つのレシーバ信号経路を必要とする無線トポロジをサポートします。この通信システム用プロセッサは、2つの高性能A/Dコンバータ(ADC) とノイズ・シェーピング再量子化器（リクオンタイザ）（NSR）のデジタル・ブロックから構成されています。この製品は、高ダイナミックレンジで小型サイズを必要とされる種々の通信アプリケーションをサポートするようにデザインされています。
高ダイナミックレンジのADCコアは、出力誤差補正ロジックを内蔵した、マルチステージの差動パイプライン・アーキテクチャを採用しています。各ADCは、差動パイプラインの初段内に、広帯域幅スイッチド・キャパシタのサンプリング・ネットワークを備えています。リファレンス電圧を内蔵しているためデザインが容易です。
各ADC出力はNSRブロックに、内部で、接続されています。内蔵のNSR回路は、ナイキスト領域内のより小さな周波数バンドでのSNR性能を向上させることができます。このデバイスは、シリアル・ポート・インターフェース（SPI）を介して、選択可能な2つの異なる出力モードをサポートします。
NSR機能がイネーブル状態では、ADCの出力は、AD6659が、ナイキスト帯域内の制限された部位で、12ビット出力分解能を維持しながら、改良されたSNR性能をサポートするような処理がされます。NSRブロックは、サンプルクロックの20%の帯域幅を提供するように、プログラムされています。例えば、80MSPSのサンプル・クロック・レートでは、AD6659は9.7MHzのＡＩＮ時では16MHzで最大81.5dBFsのSNRを達成することが出来ます。
NSRブロックがディセーブル時は、ADCデータは、12ビットの出力分解能で、出力に直接提供されます。AD6659は、このモードで動作する場合、全ナイキスト帯域で最大72dBFSのSNRを達成することができます。
デジタル処理の後、出力データは、1.8Vまたは3.3VのCMOSレベルをサポートする2つの12ビット出力ポートに送られます。AD6659レシーバは、IF周波数の広いスペクトルをデジタル化します。各レシーバは、メイン・チャンネルとダイバーシティー・チャンネルの同時受信を行うようにデザインされています。このIFサンプリング・アーキテクチャは、従来型アナログ技術または集積度の低いデジタル方式と比べると部品コストと複雑さを大幅に削減します。
またAD6659には集積化されたDCオフセット補正と直交誤差補正（QEC）ブロックが組み込まれており、2チャンネル間のゲインと位相のミスマッチを修正します。この機能ブロックは、ダイレクト・コンバージョン・レシーバのような複素信号処理のアプリケーションでは非常に有益であることが分かります。
このADCは、プログラマブルなクロックとデータ・アライメントおよびデジタル・テスト・パターン発生器など、柔軟性を最大化しシステム・コストを最小化するような設計のための、いくつかの特長を備えています。デジタル・テスト・パターンとしては、決まった擬似乱数パターンを含んでおり、カスタムのユーザー定義のテスト・パターンもシリアル・ポート・インターフェース（SPI）を介して入力することも可能です。
差動のクロック入力により、すべての内部変換サイクルが制御されます。オプションのデューティ・サイクル・スタビライザ（DCS）は、クロック・デューティ・サイクルの大きな変動を補償して、ADC全体にわたって優れた性能を維持します。
デジタル出力データは、オフセット・バイナリ、グレイ・コードまたは2の補数フォーマットで出力されます。データ・クロック出力（DCO）は、各ADCチャンネルに対して受信側ロジックに確実に適合したラッチ・タイミングで提供されます。1.8Vおよび3.3VのCMOSレベル両方がサポートされており、出力データは1つの出力バスにマルチプレクスさせることも可能です。
AD6659は、64ピン、RoHS準拠LFCSPパッケージを採用し、-40℃～+85℃の工業用温度範囲にわたって動作が仕様規定されています。
アプリケーション
- 通信関連
- ダイバーシティー無線システム
- マルチモード・デジタル・レシーバ：
3G、W-CDMA、LTE、CDMA2000、TD-SCDMA、MC-GSM - I/Q復調システム
- スマート・アンテナ・システム
- バッテリ駆動の計測機器
- 汎用ソフトウェア無線
ドキュメント
アプリケーション・ノート 2
技術記事 1
よく聞かれる質問 1
製造中止品のデータシート 1
これは最新改訂バージョンのデータシートです。
ハードウェア・エコシステム
| 製品モデル | 製品ライフサイクル | 詳細 |
|---|---|---|
| クロック生成デバイス 3 | ||
| AD9510 | 新規設計に推奨 | クロック分配器、1.2 GHz、PLL内蔵、分周器内蔵、遅延調整、8出力 |
| AD9511 | 新規設計に推奨 | クロック分配器、800MHz、PLL内蔵、分周器内蔵、遅延調整、5出力 |
| AD9512 | 新規設計に推奨 | クロック分配IC、1.2GHz、2つの1.6GHz入力、分周器／遅延調整内蔵、5出力 |
| クロック分配器 （クロック・ディストリビューション） 3 | ||
| AD9513 | 新規設計に推奨 | クロック分配IC、800 MHz、分周機能、遅延調整機能、3出力 |
| AD9514 | 新規設計に推奨 | クロック分配IC、1.6GHz、分周器、遅延調整、3出力 |
| AD9515 | 新規設計に推奨 | 1.6 GHZクロック分配IC、ドライバ、遅延調整、2出力 |
| シリーズ電圧リファレンス 1 | ||
| ADR130 | 製造中 | 高精度 サブ・バンド・ギャップ 電圧リファレンス シリーズ |
| シングルエンド入力差動出力アンプ 3 | ||
| ADA4932-2 | 新規設計に推奨 | 差動A/Dコンバータ・ドライバ、低消費電力、低価格 |
| ADA4937-2 | 新規設計に推奨 | ADCドライバ、超低歪み、差動（デュアル） |
| ADA4938-2 | 新規設計に推奨 | ADCドライバ、差動、超低歪み、デュアル |
| 完全差動アンプ 1 | ||
| AD8352 | 新規設計に推奨 | 差動アンプ、2GHz、超低歪み、RF/IF用 |
ツールおよびシミュレーション
Visual Analog
VisualAnalog™は、高速ADCの選択や評価を行う設計者向けに、強力なシミュレーション／データ解析ツール・セットとユーザ・フレンドリなグラフィカル・インターフェースを組み合わせたソフトウェア・パッケージです。
ツールを開く