AD9208
新規設計に推奨A/Dコンバータ、14ビット、3GSPS、 デュアル、JESD204B
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格：$1400.63
製品の詳細
- JESD204B (サブクラス 1)にコード化されたシリアル・デジタル出力
- 各レーンで最大16 Gbps のレーン・レートに対応
- チャンネルあたりの全電力：1.65 W ＠3 GSPS（デフォルト設定）
- 振幅−2 dBFS、2.6 GHzの入力の場合の性能
- SFDR = 70 dBFS
- SNR = 57.2 dBFS
- 振幅-9 dBFS、2.6 GHzの入力の場合の性能
- SFDR = 78 dBFS
- SNR = 59.5 dBFS
- 入力バッファを内蔵
- ノイズ密度＝-152 dBFS/Hz
- DC動作電源電圧：0.975 V、1.9 V、2.5 V
- アナログ入力フルパワー帯域幅(−3 dB)：9 GHz
- 効果的なAGCの実施ための振幅検出ビット
- 2個の広帯域デジタル・プロセッサを内蔵
- 48ビットNCO
- 4個の直列接続ハーフバンド・フィルタ
- 位相コーヒーレントなNCOスイッチング
- 最大4チャンネル可能
- シリアル・ポートの制御
- オプション2分周と4分周の整数クロック
- 柔軟なJESD204Bレーン構成
- オンチップ・ディザ
AD9208は、デュアル、14ビット、3GSPSのA/Dコンバータ(ADC)です。このデバイスはバッファとサンプル＆ホールド回路を内蔵し、低消費電力、小型、使い易さを考慮して設計されています。この製品は通信アプリケーションに対応するように設計されており、最大5 GHzの広帯域アナログ信号を直接サンプリングできます。ADC入力の−3 dB帯域幅は9 GHzです。AD9208は小型パッケージで、広い入力帯域、高サンプリング・レート、優れた直線性、低消費電力を達成するように最適化されています。
デュアルのADC コアはマルチステージの差動パイプライン・アーキテクチャを採用し、出力誤差補正ロジックを内蔵しています。各ADCの入力は広帯域になっており、ユーザ選択可能な、多様な入力範囲をサポートします。電圧リファレンスを内蔵しているので回路設計が容易です。アナログ入力とクロック信号は差動入力です。ADCのデータ出力は内部でクロスバー・マルチプレクサを通して4つのデジタル・ダウン・コンバータ（DDC)に接続されています。各DDCは直列接続された最大5段の信号処理段で構成されています：48ビット周波数変換器(数値制御発振器(NCO))と最大4個のハーフバンド・デシメーション・フィルタ。NCOにはプリセットする帯域を汎用入／出力(GPIO) を介して選択できるオプションがあり、最大3種類の帯域を選択できます。DDCモード間のAD9208の動作はSPI プログラマブル・プロファイルを介して選択可能です。
AD9208はDDC回路の他に、通信用レシーバ内に自動ゲイン制御 (AGC) 機能を簡素化する複数の機能を備えています。さらに、スレッショールドが可変の検出器を使うと、ADCのレジスタ 0x0245の中の高速検出制御ビットを使って着信信号電力をモニターすることができます。入力信号レベルが可変のスレッショールドを超えると、高速検出インジケータがハイ・レベルになります。このスレッショールド・インジケータのレイテンシは小さいため、ユーザは迅速にシステム・ゲインを下げて、ADC入力がオーバーレンジ状態になるのを防ぐことができます。高速検出出力に加え、AD9208は信号をモニターする機能も備えています。信号モニター・ブロックは、ADCでデジタル化された信号に関する追加の情報を提供します。
DDCの構成と受信ロジック・デバイスの許容レーン・レートに応じて、サブクラス1 JESD204Bに基づく高速シリアル出力を1レーン、2レーン、4レーン、8レーンの多様なレーン構成にすることができます。複数個のデバイス同期は、SYSREF±とSYNCINB±入力ピンを通してサポートされています。
AD9208には必要に応じて大幅な省電力を可能にする柔軟なパワーダウン・オプションがあります。これらすべての機能は3線式 シリアル・ポート・インターフェース(SPI) を使って設定可能です。
AD9208は196ボールの鉛フリーBGAパッケージを採用し、-40°C～+85°Cの周囲温度範囲で仕様を規定しています。この製品は米国の特許によって保護されています。
このデータシートを通して、FD_A/GPIO_A0 のような複数機能をもつピンはピン名をフルで呼称する場合とピンの1機能（たとえば FD_Aで、その機能のみ関連する時）で呼称する場合がある事に注意してください。
製品のハイライト
- 入力の広い−3 dB帯域幅（9 GHz）により、最大5GHzまでの信号のダイレクト無線信号サンプリングに対応。
- 内蔵の4個の広帯域デシメーション・フィルタとNCO回路により、マルチバンド・レシーバをサポート。
- GPIOピンを使ってイネーブルにする高速NCOスイッチング。
- 個別のシステム要求を満たすために製品の各種特性と機能をSPIを使って制御します。
- プログラマブル高速オーバーレンジ検出と信号モニター。
- システムの温度管理用ダイオード温度センサーを内蔵。
- 12mm × 12mm、196 ピン BGA
アプリケーション
- ダイバーシティ・マルチバンド、マルチ・モード・デジタル・レシーバ
- 3G/4G、 TD-SCDMA、 W-CDMA、 GSM、 LTE、 LTE-A
- 電子試験／計測システム
- フェーズドアレイレーダーと電子戦闘
- DOCSIS 3.0 CMTS アップストリーム・レシーバ・パス
- HFCデジタル・リバース・パス・レシーバ
ドキュメント
データシート 2
技術記事 10
製品ハイライト 1
情報 1
ビデオ 12
サードパーティ・ソリューション 7
デバイス・ドライバ 2
FPGA相互運用性レポート 3
製品ハイライト 1
珍問／難問集 1
Analog Dialogue 2
Thought Leadership Page 1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD9208BBPZ-3000 | 196-Ball BGA (12mm x 12mm x 1.42mm w/ EP) | ||
| AD9208BBPZRL-3000 | 196-Ball BGA (12mm x 12mm x 1.42mm w/ EP) |
これは最新改訂バージョンのデータシートです。
ソフトウェア・リソース
評価用ソフトウェア 1
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
必要なソフトウェア／ドライバが見つかりませんか？
ハードウェア・エコシステム
| 製品モデル | 製品ライフサイクル | 詳細 |
|---|---|---|
| クロック生成デバイス 2 | ||
| HMC7044 | 新規設計に推奨 |
JESD204B / JESD204 用機能付き、3.2 GHz、14 出力、高性能ジッター減衰器 |
| LTC6952 | 最終販売 | 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz PLL |
| クロック分配器 （クロック・ディストリビューション） 3 | ||
| LTC6955 | 最終販売 | 超低ジッタ、7.5 GHz、11 出力ファンアウト・バッファ・ファミリー |
| LTC6953 | 最終販売 | 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz クロック分配器 |
| HMC7043 | 新規設計に推奨 |
JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ |
| デジタル制御VGA 1 | ||
| ADL5205 | 新規設計に推奨 |
DGA（デジタル制御ゲイン・アンプ）、デュアル、35 dBのゲイン範囲、ステップ・サイズ 1 dB |
| 完全差動アンプ 1 | ||
| ADL5569 | 新規設計に推奨 | 6.5 GHz、超高感度ダイナミック・レンジ、差動アンプ |
ツールおよびシミュレーション
Virtual Eval（仮想評価、 ベータ版）
Virtual Evalは、ADC、DAC、およびその応用製品評価を支援するウェブベースの設計ツールです。アナログ・デバイセズのサーバ上にあるモデルを使用して、重要な部品の性能特性をわずか数秒でシミュレートします。使用時は、入力トーンや外部ジッタなどの動作条件のほか、ゲインやデジタル・ダウンコンバージョンといったデバイス機能を設定してください。ノイズ、歪み、分解能、FFT、タイミング図、周波数応答プロット、その他さまざまな性能特性を確認することができます。
ツールを開くIBISモデル 1
AD9208/AD9689/AD9694/AD9695 AMI Model
ツールを開く設計ツール 1
ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
ツールを開くSパラメータ 1
LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。
評価用キット
ADS8-V1評価用ボード
資料
AD9208評価用ボード