
RadioVerse has the tools, reference designs, modules, and support for 5G and other advanced radio applications.
Explore RadioVerse solutionsADRV9009
新規設計に推奨デュアル RF Tx、Rx、およびオブザベーション Rx 内蔵
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格:$409.60
製品の詳細
- デュアル・トランスミッタ
- デュアル・レシーバー
- デュアル入力共有オブザベーション・レシーバー
- 最大 Rx BW:200 MHz
- チューニング可能 Tx シンセシス最大帯域幅:450 MHz
- 最大オブザベーション Rx 帯域幅:450 MHz
- 完全に内蔵されたフラクショナルー N RF シンセサイザ
- 完全に内蔵されたクロック・シンセサイザ
- RF LO およびベースバンド・クロック用マルチチップ位相同期
- JESD204B データ・パス・インターフェース
- チューニング範囲(中心周波数):75 MHz ~ 6000 MHz
ADRV9009は高度に集積化されたラジオ周波数(RF)アジャイル・トランシーバーで、デュアル・トランスミッタとレシーバー、集積化されたシンセサイザおよびデジタル信号処理回路を搭載しています。このICは、3Gと4Gのマクロ・セルTDD基地局のアプリケーションに要求される、高性能と低消費電力の様々な組み合わせを実現します。
受信パスは、最先端のダイナミック・レンジを持つ2つの独立、広帯域幅ダイレクト・コンバージョン・レシーバーで構成されています。この部品は、TDDアプリケーションの中で使用される広帯域幅の時間共有オブザベーション・パス・レシーバーもサポートします。全機能内蔵型レシーブ・サブシステムは、自動/マニュアル減衰制御、DC オフセット補正回路、直交誤差補正回路(QEC)、およびデジタル・フィルタリングを内蔵しているため、デジタル・ベースバンドにこれらの機能は不要です。PAとRFフロント・エンド制御用ADC、DACおよびGPIOといったいくつかの補助機能も内蔵されています。
自動AGCに加えて、柔軟性のある外部ゲイン制御モードも備えているため、システム・レベル・ゲインをダイナミックに設定する大幅な柔軟性を実現しています。
受信した信号は、固有のアンチエイリアシングを提供する4個の高ダイナミック・レンジ連続時間シグマ-デルタADCによってデジタル化されます。帯域外イメージ・ミクシングから影響を受けないダイレクト・コンバージョン・アーキテクチャの組合わせ、およびエイリアシングがないことで、従来のIFレシーバーに比べてRFフィルタの要件が緩和されます。
トランスミッタは、高い変調精度を例外的な低ノイズで実現する革新的なダイレクト・コンバージョン変調器を使用します。
観測パスは、最先端のダイナミック・レンジを持つ広帯域幅ダイレクト・コンバージョン・レシーバーで構成されています。
トランスミッタは、高い変調精度を例外的な低ノイズで実現する革新的なダイレクト・コンバージョン変調器を使用します。
全機能内蔵のフェーズロック・ループ(PLL)は、トランスミッタとレシーバー信号パスに対して高性能で低消費電力のフラクショナル N-RF 周波数シンセシスを提供します。追加のシンセサイザーは、コンバータ、デジタル回路およびシリアル・インターフェースに必要なクロックを発生します。高性能基地局のアプリケーションに必要な絶縁を与えるため、特別な予防策をとります。電圧制御発振器(VCO)とループ・フィルタの全ての構成要素が内蔵されています。
高速のJESD204Bインターフェースは、最大 12.288 Gbpsまでのレーン・レートをサポートし、トランスミッタ当たり2レーン、および最高広帯域幅モードではレシーバー当たり1レーンを実現します。インターフェースは、低帯域幅用にインターリーブ・モードもサポートしていて、高速データ・インターフェース・レーンの総数を1個に削減しています。固定小数点と浮動小数点両方のデータ・フォーマットをサポートしています。浮動小数点フォーマットは、内部AGCを復調器デバイスに見えないようにできます。フォーマットの詳細は、デバイス・ユーザ・ガイドの中にあります。
ADRV9009のコアは、1.3Vと1.8Vのレギュレータから直接給電でき、標準4線式シリアル・ポートで制御します。通常使用の消費電力を最小化するため、包括的パワーダウン・モードが含まれています。ADRV9009 は、12mm × 12mm、196 ボールのチップ・スケール・ボール・グリッド・アレイ(CSP_BGA)パッケージを採用しています。
アプリケーション
- 3G/4G/5G TDD マクロ・セル基地局
- TDDのアクティブ・アンテナ・システム
- Massive MIMO
- フェーズド・アレイ・レーダー
- 電子戦
- 防衛用通信
- 携帯試験装置
ドキュメント
データシート 1
ユーザ・ガイド 1
デザイン・ノート 1
技術記事 10
ビデオ 9
デバイス・ドライバ 2
ソリューション・カタログ 1
製品選択ガイド 1
Analog Dialogue 2
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
ADRV9009BBCZ | 196-Ball CSPBGA (12mm x 12mm) | ||
ADRV9009BBCZ-REEL | 196-Ball CSPBGA (12mm x 12mm) |
これは最新改訂バージョンのデータシートです。
ソフトウェア・リソース
デバイス・ドライバ 2
評価用ソフトウェア 1
Wideband RF Transceiver Evaluation Software
The Evaluation kit offers several software drivers for evaluation and rapid prototyping as well as design tool options to aid in simulation and filter design.
ツールおよびシミュレーション
SDR Integrated Transceiver Design Resources
This site contains the device documentation packages for the SDR Integrated Transceivers including user guides, IBIS models, and PCB files.
ツールを開くADIsimRF
ADIsimRFは使いやすいRFシグナル・チェーン計算ツールです。最大50段までのシグナル・チェーンについて、カスケード・ゲイン、ノイズ、歪み、消費電力を計算し、プロット、エクスポートが可能です。ADIsimRFには、アナログ・デバイセズのRFおよびミックスド・シグナル部品のデバイス・モデルの広範なデータ・ベースも含まれています。
ツールを開く