ADP5014

新規設計に推奨

高集積電源ソリューション、４個の低ノイズ降圧レギュレータを内蔵

データシート (Rev. A)
製品セレクション・テーブル
製品モデル
1
1Ku当たりの価格
最低価格：$3.52
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • 入力電圧範囲: 2.75 V ～ 6.0 V
  • プログラマブル出力電圧範囲: 0.5 V ～ 0.9 V × PVINx
  • 低出力ノイズ:　約 25 μVrms （VOUT ≤ VREF の場合）
  • 出力精度: ±1.0%（全温度範囲）
  • スイッチング周波数調整可能範囲: 500 kHz ～ 2.5 MHz
  • 電源レギュレーション
    • チャンネル 1 およびチャンネル 2: プログラマブル 2 A/4 A 同期式降圧レギュレータまたは 8 A単一出力（各出力を並列に接続）
    • チャンネル 3 およびチャンネル 4: プログラマブル 1 A/2 A 同期降圧レギュレータまたは 4 A単一出力（各出力を並列に接続）
  • 柔軟な並列動作
  • 閾値0.6 Vの高精度イネーブル
  • 手動モードまたはシーケンス・モードによるパワーアップとパワーダウンのシーケンス
  • 動作モードとして FPWM または PSM を選択可能
  • 高精度な低電圧コンパレータ
  • 周波数同期の入力または出力
  • アクティブ出力の放電スイッチ
  • 出荷時にヒューズを使って選択したチャンネルに対するパワーグッド・フラグ
  • UVLO、OVP、OCP、および TSD の各保護
  • 40 ピン 6 mm × 6 mm LFCSP パッケージ
  • ジャンクション温度: −40°C ～ +125°C
ADP5014

高集積電源ソリューション、４個の低ノイズ降圧レギュレータを内蔵

ADP5014 Functional Block Diagram ADP5014 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

ユーザ・ガイド 1

技術記事 4

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

LTspice 1

下記製品はLTspiceで使用することが出来ます。:

  • ADP5014

ADP5014 Buck Design Tool

Microsoft Excel download tool from ADIsimPower to generate a power supply design complete with a schematic, bill of materials, and performance specifications.

ツールを開く
LTspice

LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

 

評価用キット

eval board
schematic 1
EVAL-ADP5014

ADP5014 評価用ボード 

今すぐ購入 詳細を表示

機能と利点

  • ADP5014 用のフル機能評価用ボード
  • 小型ソリューション・サイズ
  • 優れた温度性能を実現する高ガラス転移温度（TG）の 4 層 PCB
  • 垂直プリント回路用テール・ピン・ヘッダー使用の便利な接続
  • 電源電圧
    • PVINx：2.75 V ～ 6.0 V
  • イネーブル：手動モードまたはシーケンス・モードのいずれかを選択
  • 動作モード：PSM または FPWMのいずれかを選択
  • スイッチング周波数：500 kHz ～ 2.5 MHz の範囲で設定可能
  • 周波数同期の入力または出力

製品詳細

ADP5014-EVALZ 評価用ボードは、40 ピンの LFCSP パッケージに 4 つの高性能降圧レギュレータを組み込み、性能とボード・スペースに対する厳しい条件に対応します。


ADP5014 レギュレータの詳細は、アナログ・デバイセズ提供の ADP5014 データシートに記載されています。この評価用ボードを使用する際は、データシートとユーザー・ガイド UG-1137 を併せて参照してください。
EVAL-ADP5014
ADP5014 評価用ボード 
ADP5014-EVAZ Image

リファレンス・デザイン

Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix US+ Rail Consolidation - Minimum Rails (AU20P/25P) Power Tree
Artix UltraScale+ Circuits from the Lab®

Minimum Rails for AU10/15P and AU20/25P - Non-Hardware Verified Design

詳細なリファレンス・デザインを表示

機能と利点

  • Xilinx Artix® UltraScale+™ devices are the industry’s only cost-optimized FPGAs based on an advanced, production-proven 16nm architecture for best-in-class performance/watt.

  • Analog Devices, Inc. supports power delivery solutions for the Artix Ultrascale+ low-cost designs. Monolithic solutions are used to power Xilinx FPGA and/or SoC rails as well as other system rails. These regulators are highly integrated discrete solutions optimized for cost, efficiency and footprint.

  • ADI provides supporting documentation including power schematics, layout, LTpowerPlanner® and applicable LTpowerPlay® configuration files to enable you to validate the power solution for your application seamlessly.

  • For a complete list power designs and use cases, please contact your local FAE.

  • Key Power for full management devices are used as follows:

    • LTC3307A
    • LTC3309A
    • ADP125
    • LTC3617 (Optional DDR)
    • LTC3618
    • ADM1186 (Optional Monitoring & Sequencing)
Artix UltraScale+
Minimum Rails for AU10/15P and AU20/25P - Non-Hardware Verified Design
Artix US+ Rail Consolidation – Minimum Rails (AU10P/15P) Power Tree
Artix US+ Rail Consolidation - Minimum Rails (AU20P/25P) Power Tree

最新のディスカッション

1 年前
RE: ADP5014 simulation with inductor added on output rails
4 年前
RE: ADP5014 MTBF
EngineerZone®で関連するディスカッションを見る

最近表示した製品