AD9082
推荐新设计使用MxFE™ 四通道 16 位 12GSPS RFDAC 和双通道 12 位 6GSPS RFADC
- 产品模型
- 4
产品详情
- 灵活、可重新配置的通用平台设计
- 4个DAC和2个ADC(4D2A)
- 支持单通道、双通道、四通道
- 最大DAC/ADC采样速率高达12 GSPS/6 GSPS
- DAC至ADC的采样速率比为1、2、3和4
- ADC和DAC数据路径旁路选项
- 模拟带宽高达8 GHz
- 满量程输出电流范围,交流耦合:7 mA至40 mA
- 片内PLL,支持多芯片同步
- 外部RFCLK输入选项
- 6 GSPS时的ADC交流性能
- 满量程输入电压:1.475 V p-p
- 满量程正弦波输入功率:4.4 dBm
- 噪声密度:−153 dBFS/Hz
- 噪声系数:25.3 dB
- HD2:−65.2 dBFS(2.7 GHz)
- HD3:−70.8 dBFS(2.7 GHz)
- 最差其它谐波(不包括HD2和HD3):−68.5 dBFS(2.7 GHz)
- DAC交流性能(3.7 GHz输出)
- 双信号音IMD3(每种信号音−7 dBFS):−78.9 dBc
- NSD,单音,fDAC = 12 GSPS: −155.1 dBc/Hz
- SFDR,单音,fDAC = 12 GSPS: −70 dBc
- 多种数字功能
- 支持真正或复杂的数字数据(8位、12位、16位或24位)
- 可选择的内插和抽选滤波器
- 可配置的DDC和DUC
- 8个精调复数DUC和4个粗调复数DUC
- 8个精调复数DDC和4个粗调复数DDC
- 每个DUC/DDC 48位NCO
- 旁路精调和粗调DUC/DDC的选项
- 可编程的192个抽头PFIR滤波器,用于实现接收均衡
- 支持通过GPIO加载的4种不同的配置文件设置
- 每条数据路径的可编程延迟
- 接收AGC支持
- 快速检测,低延迟,用于实现快速的AGC控制
- 检测缓慢AGC控制的信号监测器
- 专用的AGC支持引脚
- 发送DPD支持
- 微调DUC通道增益控制和延迟调节
- DPD观测路径的粗调DDC延迟调节
- 辅助功能
- 快速跳频
- 直接数字频率合成器(DDS)
- 低延迟数字回送模式(ADC至DAC)
- 具有可选分频比的ADC时钟驱动器
- 功率放大器下游保护电路
- 片内温度监控单元
- 灵活的GPIOx引脚
- TDD省电选项
- SERDES JESD204B/JESD204C接口,16个通道高达16.22 Gbps
- 每个DAC和ADC 8个通道
- JESD204B兼容最大15.5 Gbps的通道速率
- JESD204C兼容最大16.22 Gbps的通道速率
- 样本和位重复模式,用于通道速率匹配
- 总功耗:11.45 W(典型值)
- 15 mm × 15 mm,324引脚BGA,0.8 mm间距
混合信号前端(MxFE®) 是一款高度集成的器件,搭载16位、12 GSPS最大采样速率的RF数模转换器(DAC)内核,以及12位、6 GSPS采样速率的RF模数转换器(ADC)内核。AD9082支持4个发射器通道和2个接收器通道。AD9082非常适合需要使用宽带ADC和DAC来处理具有宽瞬时带宽的信号的应用。该器件具有16通道、16.22 Gbps JESD204C或15.5 Gbps JESD204B数据收发器端口、片内时钟倍频器和数字信号处理(DSP)功能,适合宽带或多频段直接至RF应用。AD9082还具有旁路模式,允许ADC和/或DAC内核的全宽带功能旁路DSP数据路径。此器件还具有低延迟回送和跳频模式,适用于相控阵雷达系统和电子战应用。
应用
- 无线通信基础设施
- 微波点对点、E频段和5G毫米波
- 宽带通信系统
- DOCSIS 3.1和4.0 CMTS
- 相控阵雷达和电子战
- 电子测试与测量系统
参考资料
数据手册 1
用户手册 2
应用笔记 1
设计笔记 1
技术文章 6
视频 9
产品选型指南 1
FPGA 互操作性报告 5
3rd Party Solutions 2
器件驱动器 1
模拟对话 2
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
AD9082BBPZ-2D2AC | 324-Ball BGA_ED (15mm x 15mm x 1.58mm) | ||
AD9082BBPZ-4D2AC | 324-Ball BGA_ED (15mm x 15mm x 1.58mm) | ||
AD9082BBPZRL-2D2AC | 324-Ball BGA_ED (15mm x 15mm x 1.58mm) | ||
AD9082BBPZRL-4D2AC | 324-Ball BGA_ED (15mm x 15mm x 1.58mm) |
产品型号 | 产品生命周期 | PCN |
---|---|---|
6月 2, 2021 - 21_0097 Package Material Set and Data Sheet Change for AD9988 and AD9082 |
||
AD9082BBPZ-2D2AC | 量产 | |
AD9082BBPZ-4D2AC | 量产 | |
AD9082BBPZRL-2D2AC | 量产 | |
AD9082BBPZRL-4D2AC | 量产 | |
5月 24, 2021 - 21_0093 AD9082 Data Sheet Correction |
||
AD9082BBPZ-2D2AC | 量产 | |
AD9082BBPZRL-2D2AC | 量产 | |
4月 22, 2021 - 21_0093 AD9082 Data Sheet Correction |
||
AD9082BBPZ-4D2AC | 量产 | |
AD9082BBPZRL-4D2AC | 量产 | |
2月 1, 2021 - 21_0015 AD9082 Die Revision and Data Sheet Change |
||
AD9082BBPZ-4D2AC | 量产 | |
AD9082BBPZRL-4D2AC | 量产 |
这是最新版本的数据手册
软件资源
API Device Drivers 1
Device Application Programming Interface (API) C code drivers provided as reference code that allows the user to quickly configure the product using high-level function calls. The library acts as an abstraction layer between the application and the hardware. The API is developed in C99 to ensure agnostic processor and operating system integration. Customers can port this application layer code to their embedded systems by integrating their platform-specific code base to the API HAL layer.
To request this software package, go to the Software Request Form signed in with your MyAnalog account and under “Target Hardware” select “High Speed Data Converters” and choose the desired API product package. You will receive an email notification once the software is provided to you.
器件驱动器 2
Evaluation Software 1
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
硬件生态系统
部分模型 | 产品周期 | 描述 |
---|---|---|
µModule降压稳压器 1 | ||
LTM8053 | 推荐新设计使用 | 40VIN、3.5A/6A 降压型超低噪声开关稳压器 μModule 稳压器 |
超低噪声稳压器 1 | ||
LTM8063 | 推荐新设计使用 | 40VIN、2A Silent Switcher µModule 稳压器 |
多个输出降压调节器 3 | ||
LTM4633 | 推荐新设计使用 | 三输出 10A 降压型 DC/DC μModule 稳压器 |
LTM4644 LTM4644-1 |
具有可配置4A输出阵列的四通道DC/DC μModule(电源模块)稳压器 |
LTM4616 | 推荐新设计使用 | 每通道 8A 输出的双通道、低 VIN DC/DC µModule 稳压器 |
集成VCO的锁相环 1 | ||
ADF4377 | 推荐新设计使用 | 带集成 VCO 的微波宽带频率合成器 |
全差分放大器 2 | ||
ADL5569 | 推荐新设计使用 | 6.0 GHz、超高动态范围、差分放大器 |
ADL5580 | 推荐新设计使用 | 具有 10 dB 增益的全差分 10 GHz ADC 驱动器 |
时钟产生器件 2 | ||
LTC6952 | 最后购买期限 | 具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL |
HMC7044 | 推荐新设计使用 | 带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器 |
时钟分配器件 3 | ||
HMC7043 | 推荐新设计使用 |
高性能、3.2 GHz、14输出扇出缓冲器 |
LTC6953 | 最后购买期限 | 具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器 |
LTC6955 | 最后购买期限 | 超低抖动 7.5GHz 11 输出扇出缓冲器系列 |
数字控制VGA 2 | ||
ADL6316 | 推荐新设计使用 | 适用于 RF DAC 和收发器的 500 MHz 至 1000 MHz 发射 VGA |
ADL6317 | 推荐新设计使用 | 用于 RF DAC 和收发器的发射 VGA |
正线性稳压器(LDO) 4 | ||
ADP1765 | 推荐新设计使用 | 5 A、低VIN、低噪声、CMOS线性稳压器 |
ADP7158 | 推荐新设计使用 |
2 A、超低噪声、高PSRR、固定输出、RF线性稳压器 |
ADM7172 | 推荐新设计使用 |
6.5 V、2 A、超低噪声、高 PSRR、快速瞬态响应 CMOS LDO |
ADM7150 | 推荐新设计使用 | 800 mA、超低噪声/高 PSRR LDO |
工具及仿真模型
MxFE JESD204 Mode Selector Tool
The JESD204B/C Mode Selector Tool is a simple command line-based Windows executable that can be used to narrow down the number of JESD204x modes to only include those modes that support the user’s specific application use case. The tool guides the user through a use case description flow chart and gives the user a small list of applicable transmit and/or receive modes to choose from. This tool is applicable to the AD9081, AD9082, AD9177, AD9207, AD9209, AD9986, and AD9988.
打开工具ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
打开工具DAC Companion Transport Layer RTL Code Generator
These command line executable tool generates a Verilog module which implements the JESD204 transmitter transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
打开工具ADIsimPLL™
ADIsimPLL可以对ADI公司最新的高性能PLL产品进行快速、可靠的评估。它是目前最全面的PLL频率合成器设计和仿真工具,可实现所有对PLL性能有显著影响的重要非线性效应仿真。ADIsimPLL可以免去设计过程中的至少一项重复劳动,从而加快上市速度。
打开工具S-参数 2
IBIS 模型 1
AD9081/AD9082/AD9986/AD9988 AMI Model
打开工具热模型 1
High Speed Converter Toolbox for MATLAB
打开工具评估套件
最新评论
需要发起讨论吗? 没有关于 ad9082的相关讨论?是否需要发起讨论?
在EngineerZone®上发起讨论