AD3300

新規設計に推奨

10BASE-T1S Dual Mode Transceiver (Ethernet to the Edge Bus (E2B) Transceiver and OPEN Alliance 10BASE-T1x MAC-PHY serial interface)

製品モデル
2
1Ku当たりの価格
価格は未定
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

Viewing:

製品の詳細

  • 10BASE-T1S IEEE 802.3-2022 compliant PHY with support for PLCA and an integrated MAC
  • 10BASE-T1S PHY operating modes
    • Point-to-point half-duplex (≥ 15 m)
    • Multidrop configuration half-duplex (≥ 25 m, ≥ 8 nodes)
  • PLCA features: PLCA coordinator (head node), burst mode, precedence mode, and multiple PLCA IDs
  • MAC Features
    • AD3300 only: OPEN Alliance 10BASE-T1x MAC-PHY serial interface
    • AD3300 only: Transmit priority queues
    • 16 MAC address filters
  • IEEE 802.1AS / IEEE 1588 support for TSN using the gPTP combined with sensor timestamping and actuator synchronization
  • Low Complexity Ethernet Engine
    • Provides a deterministic, low-latency data path between 10BASE-T1S to the SAIF
    • 12 SAIF pins support simultaneous operation of several common sensor/actuator interface standards and functions, including SPI, I2C, UART, PWM, GPIO, Flexible I/O, and bridge to
    • SMC enables periodic read and write functions on all interfaces
    • AD3300 supports dual mode: MAC-PHY and LCE operation simultaneously
    • AD3304/5 only: Bridge to ISELED and ILaS
  • OPEN Alliance features sleep/wake-up, topology discovery, and advanced diagnostics
    • Enable output pin (EN) to power down the regulated supply inputs in sleep mode
    • Support for local (WAKE input pin) and network (wake-up pulse) wake
  • Suitable for 12 V, 24 V, 48 V automotive electrical systems or operating from 5 V levels only
  • Detection capability for overvoltage and undervoltage events when monitoring the VBAT pin
  • General-purpose ADC
  • SSC for handling fault conditions
  • Low-current 3.3 V LDO using the LVDD pin as an output
  • Compatible with power delivery over data cable
  • Provides robust EMC/EMI performance
    • Low cost bus interface network with no external ESD components required
    • Enhanced noise immunity providing additional performance for noisy environments
  • Low power consumption: maximum current of 50 mA in functional modes of operation and 40 μA in sleep mode
  • 1.8 V to 3.3 V I/O logic levels with support for 5 V inputs and open drain outputs
  • −40°C to +150°C junction temperature range
  • Small package: 4 mm x 4 mm 24-lead LFCSP (QFN) package
  • AEC-Q100 qualified for automotive applications
AD3300
10BASE-T1S Dual Mode Transceiver (Ethernet to the Edge Bus (E2B) Transceiver and OPEN Alliance 10BASE-T1x MAC-PHY serial interface)
AD3300 Functional Block Diagram
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

さらに詳しく
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成

最新のディスカッション

ad3300に関するディスカッションはまだありません。意見を投稿しますか?

EngineerZone®でディスカッションを始める

最近表示した製品