AD9680
推荐新设计使用
14位、1 GSPS/820 MSPS/500 MSPS、JESD204B、双通道模数转换器
- 产品模型
- 8
产品详情
- JESD204B(子类1)编码串行数字输出
- 1 GSPS时每通道总功耗:1.65 W(默认设置)
- SFDR = 85 dBFS (340 MHz),80 dBFS (1 GHz)
- SNR = 65.3 dBFS(340 MHz,AIN = −1.0 dBFS);60.5 dBFS(1 GHz,AIN = -1.0 dBFS)
- ENOB = 10.8 位(10 MHz)
- DNL = ±0.5 LSB
- INL = ±2.5 LSB
- 噪声密度 = -154 dBFS/Hz (1 GSPS)
- 直流电源:1.25 V、2.5 V和3.3 V
- 无失码
- ADC内部基准电压源
- 灵活的输入范围
- AD9680-1000: 1.46 V p-p至1.94 V p-p(标称值1.70 V p-p)
- AD9680-500: 1.46 V p-p至2.06 V p-p(标称值2.06 V p-p)
- 可编程端接阻抗
- 400 Ω、200 Ω、100 Ω和50 Ω差分
- 2 GHz可用模拟输入全功率带宽
- 95 dB通道隔离/串扰
- 幅度检测位支持实现高效AGC
- 每通道2个集成式宽带数字处理器
- 12位NCO,最多4个级联半带滤波器
- 差分时钟输入
- 整数时钟分频值:1、2、4或8
- 灵活的JESD204B通道配置
- 小信号扰动
AD9680是一款双通道、14位、1 GSPS模数转换器(ADC)。 该器件内置片内缓冲器和采样保持电路,专门针对低功耗、小尺寸和易用性而设计。 该器件设计用于高达2 GHz的宽带模拟信号采样。 AD9680针对宽输入带宽、高采样速率、出色的线性度和小封装低功耗而优化。
这款双通道ADC内核采用多级、差分流水线架构,并集成了输出纠错逻辑。 每个ADC均具有宽带宽输入,支持用户可选的各种输入范围。 集成基准电压源可简化设计。
模拟输入和时钟信号均为差分输入信号。各ADC数据输出内部连接到两个数字下变频器(DDC)。各DDC最多由五个级联信号处理级组成:12位频率转换器(NCO)以及四个半带抽取滤波器。默认会旁路DDC。
除了DDC模块,AD9680还具备其他功能,能够简化通信接收机的自动增益控制(AGC)。 利用ADC的快速检测输出位,可编程阈值检测器可以监控输入信号功率。 如果输入信号电平超过可编程阈值,快速检测指示器就会变为高。 由于该阈值指示器的延迟极短,因此用户能够快速调低系统增益,从而避免ADC输入端出现超量程现象。
用户能将子类1 JESD204B高速串行输出配置为1、2或4通道,具体取决于DDC配置和接收逻辑器件的可接受通道速率。 通过SYSREF±和SYNCINB±输入引脚,可提供多器件同步支持。
AD9680具有灵活的掉电选项,在需要时可以明显降低功耗。 这些特性均可通过1.8 V 至3.3 V三线式SPI进行编程。
AD9680采用64引脚无铅LFCSP封装,额定温度范围为−40 ℃至+85 ℃工业温度范围。 该产品受美国专利保护。
产品聚焦
- 较宽的全功率带宽,支持高达2 GHz的IF信号采样。
- 提供可编程输入端的缓冲输入,简化了滤波器设计和实施。
- 四个集成式宽带抽取滤波器和数控振荡器(NCO)模块支持多频段接收器。
- 灵活的串行端口接口(SPI)控制各种产品特性和功能,满足特定系统要求。
- 可编程快速超量程检测。
- 9mm x 9mm 64引脚LFCSP封装
应用
- 通信
- 分集多频段、多模数字接收器
3G/4G、TD-SCDMA、W-CDMA、GSM、LTE - 通用软件无线电
- 超宽带卫星接收器
- 仪器仪表
- 雷达
- 信号情报(SIGINT)
- DOCSIS 3.0 CMTS上游接收路径
- HFC数字反向路径接收器
参考资料
数据手册 1
用户手册 1
应用笔记 1
技术文章 17
信息 1
视频 2
器件驱动器 3
FPGA 互操作性报告 2
3rd Party Solutions 1
模拟对话 8
非常见问题 3
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
AD9680BCPZ-1000 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZ-1250 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZ-500 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZ-820 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZRL7-1000 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZRL7-1250 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZRL7-500 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
AD9680BCPZRL7-820 | 64-Lead LFCSP (9mm x 9mm w/ EP) |
产品型号 | 产品生命周期 | PCN |
---|---|---|
12月 9, 2016 - 16_0107 AD9680-500/820/1000/1250 Die Revision and Data Sheet Change |
||
AD9680BCPZ-1000 | 量产 | |
AD9680BCPZ-1250 | 量产 | |
AD9680BCPZ-500 | 量产 | |
AD9680BCPZ-820 | 量产 | |
AD9680BCPZRL7-1000 | 量产 | |
AD9680BCPZRL7-1250 | 量产 | |
AD9680BCPZRL7-500 | 量产 | |
AD9680BCPZRL7-820 | 量产 |
这是最新版本的数据手册
软件资源
器件驱动器 3
Evaluation Software 2
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
JESD204接口框架
Integrated JESD204 software framework for rapid system-level development and optimization
找不到您所需的软件或驱动?
硬件生态系统
部分模型 | 产品周期 | 描述 |
---|---|---|
内部电源开关降压稳压器 2 | ||
ADP2164 | 推荐新设计使用 | 6.5V、4 A高效率降压DC-DC调节器 |
ADP2384 | 推荐新设计使用 | 20 V、4 A、同步降压DC-DC稳压器 |
全差分放大器 4 | ||
ADL5565 | 推荐新设计使用 | 6 GHz超高动态范围差分放大器 |
ADL5569 | 推荐新设计使用 | 6.0 GHz、超高动态范围、差分放大器 |
ADL5567 | 推荐新设计使用 |
4.8 GHz超高动态范围双通道差分放大器 |
ADL5566 | 推荐新设计使用 | 4.5 GHz 超高动态范围双通道差分放大器 |
时钟产生器件 4 | ||
LTC6951 | 最后购买期限 | 具集成型 VCO 的超低抖动、多输出时钟合成器 |
LTC6952 | 最后购买期限 | 具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL |
HMC7044 | 推荐新设计使用 | 带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器 |
AD9528 | 推荐新设计使用 | 提供14路LVDS/HSTL输出的JESD204B/JESD204C时钟发生器 |
时钟分配器件 3 | ||
LTC6955 | 最后购买期限 | 超低抖动 7.5GHz 11 输出扇出缓冲器系列 |
LTC6953 | 最后购买期限 | 具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器 |
HMC7043 | 推荐新设计使用 |
高性能、3.2 GHz、14输出扇出缓冲器 |
数字控制VGA 2 | ||
ADA4961 | 推荐新设计使用 |
低失真3.2 GHz RF DGA |
ADL5205 | 推荐新设计使用 |
ADL5205 35 dB范围、1 dB步长可编程VGA |
正线性稳压器(LDO) 1 | ||
ADP1741 | 量产 | 2 A、低VIN、压差CMOS线性稳压器 |
工具及仿真模型
Virtual Eval - BETA
Virtual Eval是一款网络应用程序,可帮助设计人员评估ADC和DAC产品。 利用ADI公司服务器上的详细模型,Virtual Eval在几秒内可仿真关键部件的性能特征。 对工作条件(如输入音和外部抖动)以及器件特性(如增益或数字下变频)进行配置。 性能特征包括噪声、失真和分辨率、FFT、时序图、频率响应图等。
打开工具IBIS 模型 1
AD9680 AMI Model
打开工具设计工具 1
ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
打开工具Visual Analog
对于正在选择或评估高速ADC的设计工程师,VisualAnalog™是一个将一组功能强大的仿真和数据分析工具与一个用户友好的图形界面集成在一起的软件包。
打开工具ADIsimRF
ADIsimRF是一款简单易用的RF信号链计算工具。可以计算和导出多达50级的信号链级联增益、噪声、失真和功耗并绘制其曲线。ADIsimRF还包括丰富的ADI射频和混合信号元件的器件模型数据库。
打开工具MathWorks® 1
AD9680 MATLAB ADIsimADC
打开工具S-参数 1
LTspice®是一款强大高效的免费仿真软件、原理图采集和波形观测器,为改善模拟电路的仿真提供增强功能和模型。
评估套件
最新评论
需要发起讨论吗? 没有关于 ad9680的相关讨论?是否需要发起讨论?
在EngineerZone®上发起讨论