AD9699

新規設計に推奨

14ビット、3GSPS、JESD204B、シングルA/Dコンバータ

データシート (Rev. B) 製品セレクション・テーブル
製品モデル
4
1Ku当たりの価格
最低価格：$545.70
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • JESD204B（サブクラス1）コーディング・シリアル・デジタル出力
    • 最大16Gbps/レーンのレーン・レートをサポート
  • 3GSPSでの全消費電力：2W（デフォルト設定）
  • −2dBFS振幅、2.6GHz入力時の性能
    • SFDR = 70dBFS
    • SNR = 57.2dBFS
  • −9dBFS振幅、2.6GHz入力時の性能
    • SFDR = 78dBFS
    • SNR = 59.5dBFS
  • 内蔵入力バッファ
  • ノイズ密度 = −152dBFS/Hz
  • DC動作電源電圧：0.975V、1.9V、2.5V
  • アナログ入力フルパワー帯域幅（−3dB）：9GHz
  • 振幅検出ビットによる効率的なAGC実装
  • 4個のデジタル・ダウンコンバータ内蔵
    • 48ビットNCO
    • 4つのカスケード・ハーフバンド・フィルタ
  • 位相コヒーレントなNCOスイッチング
  • 最大4チャンネル使用可能
  • シリアル・ポート制御
    • 2分周および4分周オプション付きインテジャー・クロック
    • 柔軟なJESD204Bレーン構成
  • オンチップ・ディザ
AD9699
14ビット、3GSPS、JESD204B、シングルA/Dコンバータ
AD9699 Functional Block Diagram AD9699 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ソフトウェア・リソース

評価用ソフトウェア 1

JESD204x Frame Mapping Table Generator

The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
クロック生成デバイス 2
LTC6952
最終販売 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz PLL
HMC7044
新規設計に推奨

JESD204B / JESD204 用機能付き、3.2 GHz、14 出力、高性能ジッター減衰器
クロック分配器 （クロック・ディストリビューション） 3
HMC6832
最終販売 低ノイズ、2:8 差動ファンアウト・バッファ
HMC7043
新規設計に推奨

JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ
LTC6953
最終販売 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz クロック分配器
デジタル制御VGA 1
ADL5205
新規設計に推奨

DGA（デジタル制御ゲイン・アンプ）、デュアル、35 dBのゲイン範囲、ステップ・サイズ 1 dB
完全差動アンプ 1
ADL5569
新規設計に推奨 6.5 GHz、超高感度ダイナミック・レンジ、差動アンプ
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

設計ツール 1

ADC Companion Transport Layer RTL Code Generator Tool

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

ツールを開く

Virtual Eval （仮想評価、ベータ版）

ご使用の動作条件でADCとDACの性能をシミュレートします。

ツールを開く

IBISモデル 1

Sパラメータ 1

評価用キット

eval board
schematic 1
schematic 2
schematic 3
ADS8-V1EBZ

ADS8-V1評価用ボード

今すぐ購入 詳細を表示

機能と利点

  • Xilinx Kintex Ultrascale XCKU040-3FFVA1156E FPGA。
  • 1つのFMC+コネクタ。
  • 20個の16Gbpsトランシーバーを1つのFMC+コネクタでサポート。
  • DDR4 SDRAM。
  • シンプルなUSB 3.0ポート・インターフェース。

製品詳細

指定のアナログ・デバイセズ高速ADC評価用ボードに接続すると、ADS8-V1はデータ・アクイジション・ボードとして機能します。最高速のJESD204B A/Dコンバータをサポートするように設計されたADS8-V1のFPGAは、データ・トランスミッタのADCに対してデータ・レシーバーとして動作します。

eval board
schematic 4
schematic 5
schematic 6
schematic 7
schematic 8
schematic 9
EVAL-AD9208

AD9208評価用ボード

今すぐ購入 詳細を表示

機能と利点

AD9208-3000EBZとAD9208-DUAL-EBZの2つの評価オプションを使用できます。

  • AD9208-3000の機能
    • AD9208-3000用のフル機能評価用ボード。 
    • 広帯域バラン駆動入力。 
    • 外部電源不要。FMCコネクタからの12V/1Aおよび3.3V/3A電源を使用。 
    • ACEを通して単一のソフトウェア・インターフェースでデバイス制御と分析が可能。 
  • AD9208-DUALの機能
    • HMC7044を使用した2つのAD9208 ADCのマルチチップ同期を示すデモ・ボード。
    • ADCおよびFPGA用の自己完結型クロッキング。
    • 12Vの外部単電源。
    • FMC+（Vita57.4）コネクタを使用したVCU118または同様のFPGA開発ボードとのインターフェース接続。
    • アナログ・デバイセズのJESD204B IPフレームワーク。
    • Silent Switcher®（サイレント・スイッチャ）技術を使用した低SWaPで高効率の電源供給。
    • 完全なソフトウェア・サポートは、アナログ・デバイセズのWikiページで入手できます。

製品詳細

AD9208-3000EBZは、14ビットの3GSPSデュアルA/Dコンバータ（ADC）であるAD9208-3000に対応しています。低消費電力、小型化、使いやすさを目指して設計されたオンチップ・バッファとサンプル＆ホールド回路を備えたデバイスです。最大で5GHzのアナログ信号のダイレクトRFサンプリングに対応するように設計されています。このADC入力の3dBの帯域幅は9GHzを超えます。AD9208は、広い入力帯域幅、高サンプリング・レート、優れた直線性、低消費電力を小型パッケージで実現できるように最適化されています。

このリファレンス設計により、ADCを様々なモードおよび構成で動作させるために必要なサポート回路がすべて提供されます。ADS7-V2EBZデータ・キャプチャ・カードを直接操作できるように設計されているので、ユーザはキャプチャされたデータを分析用にダウンロードできます。デバイス制御とその後のデータ分析は、ACEソフトウェア・パッケージを使って行えます。

AD9208-DUAL-EBZは、JESD204Bサブクラス1プロトコルを使用したマルチチップ同期を確認できるように設計されたデモ・ボードです。AD9208-3000は、14ビットの3GSPSデュアルA/Dコンバータ（ADC）です。最大で5GHzのアナログ信号のダイレクトRFサンプリングに対応するように設計されています。このADC入力の3dBの帯域幅は9GHzを超えます。AD9208は、広い入力帯域幅、高サンプリング・レート、優れた直線性、低消費電力を小型パッケージで実現できるように最適化されています。HMC7044は、高性能のデュアルループ、インテジャーNジッタ・アッテネータです。パラレル・インターフェースまたはシリアル（JESD204Bタイプ）インターフェースのいずれかを使用する高速データ・コンバータに対して、リファレンスの選択と超低位相ノイズ周波数の生成を行うことができます。LTM8074は、40VIN、1.2A連続電流、1.75Aピーク電流の降圧µModule®（電源モジュール）レギュレータです。Silent Switcher®（サイレント・スイッチャ）アーキテクチャにより、2.2MHzまでの周波数で高い効率を実現しながら、EMIを最小限に抑えています。

このリファレンス設計により、ADCを様々なモードおよび構成で動作させるために必要なサポート回路がすべて提供されます。JESD204Bサブクラス1プロトコルを使用したマルチチップ同期を容易に実証できるように設計されています。このボードは、FMC+（Vita57.4）コネクタを使用してFPGA開発ボードを直接操作できるように設計されています。
ADS8-V1EBZ
ADS8-V1評価用ボード
ADS8-V1EBZANGLE-web ADS8-V1EBZBOTTOM-web ADS8-V1 Evaluation Board (top)
EVAL-AD9208
AD9208評価用ボード
AD9208-3000 Evaluation Board AD9208-3000 Evaluation Board - Top View AD9208-3000 Evaluation Board - Bottom View AD9208-DUAL Evaluation Board AD9208-DUAL Evaluation Board - Top View AD9208-DUAL Evaluation Board - Bottom View

最新のディスカッション

27 週前
RE: ADC Modelling
32 週前
RE: Output Mirror Image from AD9699
EngineerZone®で関連するディスカッションを見る

最近表示した製品