AD6674

新規設計に推奨

IFダイバーシティー・レシーバ、385MHz帯域幅

データシート (Rev. D) 製品セレクション・テーブル
製品モデル
6
1Ku当たりの価格
最低価格：$349.25
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • JESD204B（サブクラス1）にコード化されたシリアル・デジタル出力
  • 帯域内SFDR＝83dBFS＠340MHz（750MSPS）
  • 帯域内SNR＝66.7dBFS＠340MHz（750MSPS）
  • チャンネルあたりの全電力1.4W＠750MSPS（デフォルト設定）
  • ノイズ密度＝－153dBFS/Hz＠750MSPS
  • DC動作電源電圧：1.25V、2.5V、3.3V
  • 柔軟な入力範囲：
    • AD6674-750とAD6674-1000：
      1.46V p-p～1.94V p-p（公称1.70V p-p）
    • AD6674-500：
      1.46V p-p～2.06V p-p（公称2.06V p-p）
  • チャンネル・アイソレーション / クロストーク：95dB
  • 効率的な自動ゲイン制御（AGC）を実施するための振幅検出ビット
  • メインのレシーバ機能用ノイズ・シェーピング再量子化器（NSR）オプション
  • デジタル・プリディストーション(DPD)機能用デジタル可変ダイナミック・レンジ(VDR)オプション
  • チャンネルあたり2個の広帯域デジタル・プロセッサを内蔵
    • 12ビット数値制御発振器(NCO)、最大4つの直列接続ハーフバンド・フィルタ
  • 差動クロック入力
  • 1、 2、 4、 8の整数クロック分周
  • 省エネパワーダウン・モード
  • 柔軟性のあるJESD204Bレーン設定
  • 小信号ディザ
AD6674
IFダイバーシティー・レシーバ、385MHz帯域幅
AD6674 Functional Block Diagram AD6674 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

ユーザ・ガイド 1

アプリケーション・ノート 1

技術記事 1

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ソフトウェア・リソース

評価用ソフトウェア 1

JESD204x Frame Mapping Table Generator

The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
クロック生成デバイス 4
LTC6951
最終販売 超低ジッタ VCO内蔵の複数出力 クロック・シンセサイザ
LTC6952
最終販売 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz PLL
HMC7044
新規設計に推奨

JESD204B / JESD204 用機能付き、3.2 GHz、14 出力、高性能ジッター減衰器
AD9528
新規設計に推奨

クロック・ジェネレータ、14 LVDS / HSTL出力、JESD204B対応

※英文データシート（Rev.C）、和文データシート（Rev.0）に対する正誤表があります
クロック分配器 （クロック・ディストリビューション） 3
LTC6955
最終販売 超低ジッタ、7.5 GHz、11 出力ファンアウト・バッファ・ファミリー
LTC6953
最終販売 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz クロック分配器
HMC7043
新規設計に推奨

JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ
デジタル制御VGA 1
ADA4961
新規設計に推奨 RF DGA、3.2GHz、低歪み
パワー・スイッチ内蔵型降圧レギュレータ 2
ADP2164
新規設計に推奨 ステップダウンDC-DCレギュレータ、6.5V、4A、高効率
ADP2384
新規設計に推奨 ステップダウンDC-DCレギュレータ、20V、4A、同期型
完全差動アンプ 1
ADL5565
新規設計に推奨 差動アンプ、超高ダイナミックレンジ、6GHz
正電圧のリニア電圧レギュレータ（LDO） 1
ADP1741
製造中 低ドロップアウト・リニア・レギュレータ、2A、CMOS
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

Virtual Eval（仮想評価、 ベータ版）

Virtual Evalは、ADC、DAC、およびその応用製品評価を支援するウェブベースの設計ツールです。アナログ・デバイセズのサーバ上にあるモデルを使用して、重要な部品の性能特性をわずか数秒でシミュレートします。使用時は、入力トーンや外部ジッタなどの動作条件のほか、ゲインやデジタル・ダウンコンバージョンといったデバイス機能を設定してください。ノイズ、歪み、分解能、FFT、タイミング図、周波数応答プロット、その他さまざまな性能特性を確認することができます。

ツールを開く

IBISモデル 1

設計ツール 1

ADC Companion Transport Layer RTL Code Generator Tool

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

ツールを開く

評価用キット

eval board
schematic 1
schematic 2
schematic 3
EVAL-AD6674

AD6674 評価用ボード

今すぐ購入 詳細を表示

機能と利点

  • AD9680 および AD9234 用のフル機能評価用ボード
  • セットアップと制御用の SPI インターフェース
  • 広帯域バラン駆動入力
  • 外部電源不要。FMC からの 12V-1A および 3.3V-3A 電源を使用
  • VisualAnalog® および SPI コントローラ・ソフトウェア・インターフェース

製品詳細

AD6674-1000EBZ は AD6674 385 MHz BW IF ダイバーシティ・レシーバーの評価用ボードです。このリファレンス設計により、ADC をさまざまなモードおよび構成で動作させるのに必要なサポート回路がすべて提供されます。ADS7-V2EBZ データ・キャプチャ・カードを直接操作できるように設計されているので、ユーザーはキャプチャされたデータを分析用にダウンロードできます。Visual Analog ソフトウェア・パッケージはデバイスのハードウェアとのインターフェースに使用されるもので、ユーザーフレンドリーなグラフィカル・インターフェースでデータをダウンロードして分析できます。SPI コントローラ・ソフトウェア・パッケージもこのハードウェアと互換性があり、AD6674 の SPI プログラマブル機能にアクセスできます。ユーザー・ガイド wiki は、ラボでの性能評価用にデバイスを設定するための技術文書と手順を提供します。
AD6674 データシートにはデバイスの設定と性能に関する追加情報が記載されています。評価用ボードを使用する際に参照してください。すべての文書および Visual Analog と SPI コントローラは、High Speed ADC Evaluation Boards（高速 ADC 評価用ボード）ページから入手できます。詳細やご質問については、highspeed.converters@analog.com
まで電子メールでお問い合わせください。
必要な装置
  • アナログ信号ソースおよびアンチエイリアシング（折返し誤差防止）・フィルタ
  • サンプリング・クロック源
  • FPGA レシーバー用の REFCLOCK 源
  • Windows 7、XP、または Vista 搭載 PC
  • USB 2.0 ポート推奨（USB 1.1 互換）
  • AD6674-1000EBZ 評価用ボード
  • ADS7-V2EBZ FPGA ベースのデータ・キャプチャ・キット
必要なソフトウェア（USB ドライブで供給）

eval board
schematic 4
ADS7-V2EBZ

FPGAベースのデータ・キャプチャ・キット

今すぐ購入 詳細を表示

機能と利点

  • Virtex-7 FPGAに基づく
  • 1つのFMC-HPCコネクタ
  • 10個の13.1Gbpsトランシーバーをサポート
  • 2つのDDR3-1866 DIMM
  • シンプルなUSB ポート・インターフェース（2.0）



製品詳細

ADS7-V2評価用ボードは、アナログ・デバイセズの高速A/Dコンバータ、D/Aコンバータ、およびビット・レートが最大13.1GbpsのJESD204Bに準拠したトランシーバーの評価をサポートするために開発されました。以下のQuick Start Wikiサイトに、プラットフォームの概要が記載されています。更に、ボードの各使用例に独自のセクションがあります（例：高速A/Dコンバータの評価にADS7-V2を使用）。ADS7-V2は、特定のアナログ・デバイセズの評価用ボードのみでの使用を意図しています。開発プラットフォームとしての使用は意図しておらず、スタンドアロン動作はサポートしていません。FPGA開発キットについては、Xilinx社および当社認定の販売代理店にお問い合わせください。

EVAL-AD6674
AD6674 評価用ボード
EVAL-AD6674 Evaluation Board EVAL-AD6674 Evaluation Board - Top View EVAL-AD6674 Evaluation Board - Bottom View
ADS7-V2EBZ
FPGAベースのデータ・キャプチャ・キット
ADS7-V2EBZ

最新のディスカッション

4 年前
RE: ADL5569 with single end input and differential output to AD6674
6 年前
RE: Some questions about AD6674
EngineerZone®で関連するディスカッションを見る

最近表示した製品