ADF5612
推荐新设计使用集成 VCO 的微波宽带频率合成器
- 产品模型
- 3
产品详情
- RFOUT 输出频率范围：7300MHz 至 8500MHz
- PDIV_OUT 和 NDIV_OUT 频率范围：57MHz 至 8500MHz
- 小数 N 频率合成器和整数 N 频率合成器模式
- 典型 PFD 杂散功率：<−105dBc
- 1kHz 至 100MHz 集成带宽下的 RMS 抖动：<40 飞秒
- 归一化带内相位本底噪声 FOM
- 整数模式：−232dBc/Hz
- 分数模式：−229dBc/Hz
- 在 −40°C 至 +105°C 范围内维持锁频（锁定后即可离开）
- 低开环 VCO 相位噪声
- 100kHz 偏移时典型值为 −115dBc/Hz（RFOUT 为 7.3GHz）
- RFOUT 功率（典型值）：6dBm
- 可编程的 1、2、4、8、16、32、64 或 128 分频输出
- 可编程输出功率水平
- 典型功耗：1 瓦
- 48 端子、7 mm × 7 mm LGA 封装：49 mm2
ADF5612 结合外部环路滤波器和外部基准电压源使用时，可实现小数 N 分频或整数 N 分频锁相环 (PLL) 频率合成器。宽带微波压控振荡器 (VCO) 设计允许在单个 RF 输出上实现 7300MHz 至 8500MHz 的频率操作。一系列具有差分频率输出的分频器允许在 57MHz 至 8500MHz 范围内运行。PLL 电路的模拟和数字电源范围为 3.15V 至 3.45V，VCO 电源范围在 4.75V 至 5.25V 之间。
ADF5612 具有集成 VCO，基频为 3650MHz 至 7300MHz。这些频率在内部加倍并路由至 RFOUT 引脚。额外的差分输出允许将加倍的 VCO 频率除以 1、2、4、8、16、32、64 或 128，从而允许用户生成低至 57MHz 的 RF 输出频率。简单的 3 线或 4 线串行端口接口 (SPI) 可控制所有片上寄存器。为了节省电力，当不需要时可以通过 SPI 禁用此分频器模块。同样，单端输出和差分输出的输出功率都是可编程的。
集成的相位检测器和 Δ-Σ 调制器能够在高达 100MHz 的频率下工作，允许宽环路带宽和快速频率调谐，典型杂散电平为 -105dBc。
在 7.3GHz RFOUT 时，VCO 开环相位噪声在 100kHz 偏移处为 −115dBc/Hz。ADF5612 可最大限度地减少阻塞效应，并提高接收器灵敏度和发射器频谱纯度。低相位本底噪声可在变送器应用中消除对调制器和混频器本底噪声的任何影响。
应用
- 军事和防务
- 测试设备
- 时钟产生
- 无线基础设施
- 卫星和甚小孔径终端 (VSAT)
- 微波无线电
参考资料
数据手册 1
用户手册 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| ADF5612CCCZ | LGA/CASON/CH ARRY SO NO LD | ||
| ADF5612CCCZ-RL7 | LGA/CASON/CH ARRY SO NO LD | ||
| EV-ADF5612SD1Z | NON-PHYSICAL PROD:NRE,ETC. |
这是最新版本的数据手册
软件资源
找不到您所需的软件或驱动?
申请驱动/软件硬件生态系统
工具及仿真模型
ADIsimPLL™
ADIsimPLL可以对ADI公司最新的高性能PLL产品进行快速、可靠的评估。它是目前最全面的PLL频率合成器设计和仿真工具，可实现所有对PLL性能有显著影响的重要非线性效应仿真。ADIsimPLL可以免去设计过程中的至少一项重复劳动，从而加快上市速度。
打开工具IBIS 模型 1
评估套件
评估带集成 VCO 的 ADF5612 微波宽带频率合成器
资料
软件
最新评论
需要发起讨论吗？ 没有关于 ADF5612的相关讨论？是否需要发起讨论？
在EngineerZone®上发起讨论