ADC用のドライバとローパス・フィルタを組み合わせる方法、20Vp-pの信号に対応する

質問:

A/Dコンバータ用のドライバとローパス・フィルタを組み合わせると、どのような効果が得られますか？

回答:

サンプリング処理に伴うエイリアスを防止しつつ、アナログ・シグナル・チェーンのサイズとコストを抑えることができます。A/Dコンバータ（ADC）のサンプリング周波数付近の帯域に存在する入力信号は、デジタル・フィルタでは除去することができません。そのため、アナログのローパス・フィルタ（LPF）によってあらかじめ減衰させておく必要があります。本稿では、ADC用のドライバとLPFを組み合わせた回路をLPFドライバと呼ぶことにします。ISM（産業、科学、医療）帯に対応するシステムは、20Vp-pに対応するLPFドライバを適用すべき典型的なアプリケーションです。その種のシステムでは、昔から使われている20Vp-pの信号範囲を対象とし、フルスケールの入力範囲がそれよりも狭い高速ADCを使用してデジタル化を実施する必要があります。

はじめに

多くのシステムでは、ADCを駆動して最適なミックスド・シグナル性能を達成することが設計上の課題になります。図1に示したのは、ADCとそれを駆動するドライバから成る標準的な回路の例です。ADCのアクイジション時間には、サンプリング用のコンデンサにより、指数的に減衰する電圧と電流がRCフィルタにキックバックされます（チャージ・キックバック）。また、ADC用のドライバ回路の性能を最適化するにあたっては、複数の変数について考慮しなければなりません。具体的には、ドライバのセトリング時間、RCフィルタの時定数、駆動側のインピーダンス、アクイジション時間にチャージ・キックバックによって生じる電流がサンプリング誤差に影響を及ぼします。また、サンプリング誤差は、ADCのビット数、入力周波数、サンプリング周波数に正比例して増加します。

図1に示したような標準的なADC用ドライバを使用して実験を行うことで、数多くのサンプル・データを取得することができます。それらは、信頼できる設計手順の確立に利用することが可能です。一方で、ADCを駆動するLPFドライバの設計に利用可能なデータは十分に存在しているわけではありません。そこで本稿では、アナログLPF、信号の減衰回路、ADC用のドライバを組み合わせたLPFドライバ回路の例を取り上げます。図2の回路をベースとして、様々な評価結果を示すことにします。

表1は、図2に示した回路の性能を表す変数についてまとめたものです。以降で示す実験データと解析結果を利用すれば、図2の回路の時間応答と周波数応答の限界を明らかにすることができます。

実験データと解析結果

本稿で例にとるシステムの動的性能を測定する上では、2つのパラメータが重要になります。それは、S/N比と全高調波歪み（THD）です。最適な性能は、ADCとシグナル・コンディショニング段の適切な組み合わせによって得られます。なお、本稿で例にとるシグナル・コンディショニング段は、3次LPFと、シングルエンドから差動への変換を実現する回路で構成されます。ここで、表2～5をご覧ください。これらは、図2に示したLPFドライバ回路の-3dB帯域幅とセトリング時間を変更した上でS/N比とTHDを測定した結果です。以下では、評価の対象とした変数とそれがシステムの性能に与える影響について解説します。

LPFの-3dB帯域幅

信号帯域幅が1MHzの場合の性能を基準とし、信号帯域幅がその2倍である場合、1/2である場合の性能を比較しました。表2に示したのがその結果です。ご覧のように、-3dB周波数が558kHz、1MHz、2.3MHzの場合の性能を示してあります。カットオフ周波数を558kHzに下げると、LPFのノイズ帯域幅が狭くなり、S/N比が改善します。また、カットオフ周波数を1MHz、2.3MHzに高めていけば、LPFドライバのセトリング時間が短くなってTHDが低減されます。

カットオフ周波数は、図2の抵抗RとコンデンサCのうちいずれかの値を変えることによって変更することができます。LPFドライバのTHDは、コンデンサCによってカットオフ周波数を高く設定した場合の方が低減されます。一方、S/N比は抵抗Rの値を小さくするとわずかに改善されます。このことは表3から見てとれます。

図2の抵抗R_Qの設定

LPFの時間応答は抵抗R_Qによって決まります。R_Qの値が大きいほど、オーバーシュートは大きくなり、セトリング時間は長くなります。逆に、R_Qの値が小さいほど、オーバーシュートは小さくなり、セトリング時間は短くなります。図3は、抵抗R_Qが150Ωの場合と75Ωの場合のLPFの過渡応答を示したものです。R_Qの値を変えてLPFドライバの評価を行った結果を表4に示しました。

実測データからは、R_Qが75Ωであっても150Ωであっても、S/N比とTHDの性能に大きな差はないことがわかります。R_Qの影響を受けるのはオーバーシュートとセトリング時間だけだと言えます。

備考：LTC2387-18とSAR ADC「LTC2386-18」を10MSPSで動作させた場合のアクイジション時間はそれぞれ61ナノ秒、50ナノ秒です。

ADCのサンプリング・レート

続いて、表5をご覧ください。逐次比較型（SAR）ADCである「LTC2387-18」を10MSPSで使用する場合の方が15MSPSで使用する場合よりもシステムのTHDが低くなることがわかります。なお、図2のRCフィルタのコンデンサC3とC4は、10MSPSの場合には180pFとします。

RCフィルタ

ドライバとADCの間のRCフィルタは、広い帯域幅にわたってノイズを抑え、S/N比を高めるための帯域制限に用いられます。-3dBのカットオフ周波数は、R、Cの値によって決まります。Rの値を小さくすると、リンギングが生じて動作が不安定になる可能性があります。一方、Rの値を大きくすると、サンプリング誤差が大きくなります。また、Cの値を小さくすると、チャージ・キックバックは大きくなりますが、高速な充電が可能になります。Cの値を大きくするとキックバックは低減しますが、充電時間が長くなります。R、Cの値の設定は、所定のアクイジション時間内にサンプルを確実にセトリングさせるためにも重要です。データシートに記載された推奨値や、「Precision ADC Driver Tool（高精度ADCドライバ・ツール）」によって提案される値は適切な出発点になります。

高精度ADCドライバ・ツールを使えば、ドライバとADCの間のR、Cの値を変更した場合のシステムの性能を予測することができます。この包括的なツールによって確認できるパラメータとしては、チャージ・キックバック、サンプリング誤差、アクイジション時間などが挙げられます。

R、Cの値としてそれぞれ25Ω、180pFを使用して、-3dBのカットオフ周波数を低く設定したとします。そうすると、入力信号のセトリングとチャージ・キックバックに影響が及びます。では、カットオフ周波数を低くした状態で、アクイジション時間以内に入力信号を適切にセトリングさせるにはどうすればよいのでしょうか。その唯一の方法は、サンプリング・レートを低くすることです。LTC2387-18のデータシートを見ると、アクイジション時間は通常、サイクル時間から39ナノ秒を引いた値になることがわかります。同ADCを15MSPSの条件で最適化すると、アクイジション時間は27.67ナノ秒になります。一方、10MSPSで使用した場合、アクイジション時間は61ナノ秒になります。

図4に示したのは、高精度ADCドライバ・ツールの使用例です。10MSPS、15MSPSのサンプリング・レートに対し、異なるR、Cの値とアクイジション時間を適用した場合のキックバックやRC時定数についてまとめています。図4（a）は、15MSPSのサンプリング・レート、LTC2387-18で推奨されるR、Cの値である25Ω、82pFを適用した場合のセトリング応答を表しています。図4（b）を見ると、Cを180pFに設定してRC時定数を大きくした場合、15MSPSのサンプリング・レートにおけるアクイジション時間（27.6ナノ秒）以内に入力がセトリングしないことがわかります。図4（c）では、（b）と同じR、Cの値（25Ω、180pF）を適用しています。ただ、サンプリング・レートを10MSPSに設定しているので、アクイジション時間は61ナノ秒まで延びます。結果として、その時間以内に信号をセトリングできることがわかります。

LPFドライバの抵抗の選択

LPFドライバにおける-3dBのカットオフ周波数は、RとCのうちいずれかの値を変更することで調整できます。ただ、抵抗からのノイズは、システムのトータルのノイズに影響を及ぼす要素の1つです。ノイズの計算式によると、抵抗によるノイズは抵抗値を小さくすれば低減できます。これについて確認するために、LPFドライバのRの値を750Ω、412Ωに設定して評価を行いました。理論的には、Rの値が小さい場合の方がS/N比は高くなるはずです。しかし、表2と表3を見ればわかるように、S/N比にはあまり差はありません。その代わり、THD性能に、より顕著な影響が生じることを示すデータが得られました。

LPFの抵抗値（図1のR）が小さいほど、アンプに対する電流の要件は厳しくなります。小さい抵抗値を使用すると、オペアンプに求められる出力電流は、最大線形電流（駆動能力）よりも多くなります。

ドライバ用のアンプの選択

ADC用のドライバとして使用するアンプを選択するにあたっては、各部品の最適な性能を引き出すという観点から仕様を検討する必要があります。本稿では、各種のデータを取得するために「ADA4899-1」、「LTC6228」という2種類のアンプを例にとりました。これらのアンプは、本稿で実測に使用したLTC2387-18の駆動に最適な製品です。ADC用のドライバとして使用するアンプを選択する際には、帯域幅、電圧ノイズ、THD、電流駆動能力などの仕様について検討しなければなりません。評価を行った結果、ADA4899-1、LTC6228のうちどちらを使用してもS/N比とTHDにはほとんど差は出ないことがわかりました。

LPFの設計、アプリケーション・ガイド

図5に、LPFの回路の例を示しました。受動部品としては、許容誤差が±1%の抵抗と同±5%のコンデンサを使用しています。その内訳は、値が等しい5つの抵抗（R1～R5）、LPFの時間応答を調整するための1つの抵抗（RQ）、グラウンドに接続された値の等しい2つのコンデンサ（C1とC2）、その1/10の値のフィードバック用コンデンサ（C3）です。

シンプルなLPFの設計手順（備考1）

ここでは、LPFの設計手順をまとめます。以下、R1～R5の値はR、C1とC2の値はCであるとします。

THDを最小限に抑えるために、抵抗R1～R5の値は600Ω～750Ωの範囲で設定します。

• まず、R の値を 750Ω に設定することにします。
• C としては、1.5E9/f_3dB に値（pF 単位）が最も近い標準コンデンサ（許容誤差は 5%）を使用することにします。ここで、f_3dB は LPF の -3dB 周波数です（備考 2）。
• 例えば、f_3dB が 1MHz であるとすると、C = (1.5E9)/(1E6) = 1500pF となります。
• C3 の値は C/10 とします。
• RQ の値は R/5 または R/10 とします（備考 3、備考 4）

備考1：シンプルなフィルタの設計に必要なのは電卓だけです。つまり、非線形のS領域の式は不要です。

備考2：Rが619Ωである場合、C = 1.8E9/f_3dBです。f_3dBは、LPFの-3dB周波数です。

備考3： RQ = R/5とすると、阻止域減衰量が最大になります。RQ = R/10とすると、オーバーシュートが低減され、セトリングが高速になります。RQの値がR/5、R/10の場合、10×f _-3dBにおける阻止域減衰量はそれぞれ-70dB、-62dBになります。

備考4： RQをR/10とした場合、RQがR/5の場合と比べて-3dB周波数が7%低くなります。したがって、R1～R5の値は、RQ = R/5の場合のRの0.93倍になります。

備考5： 基板において、LPFドライバの差動出力からADCの入力までのパターンの長さは、1インチ（約2.5cm）以下に抑えなければなりません。

備考6：出力線形電圧の振幅が0V～4.098Vである場合、LPFで使用するオペアンプのV_CCとV_EEはそれぞれ6V、-1Vとします。

まとめ

表2～5に示したS/N比とTHDのデータは、図2の回路の性能に関する洞察を提供します。コンデンサの値を大きく設定してLPFの帯域幅を狭くすると、S/N比は向上します（LPFのノイズ帯域幅は狭くなります）。一方、LPFの帯域幅が狭いほど、THDは増加します。なぜなら、LPFのセトリング時間が、サンプリング誤差の最小化に必要な時間よりも長くなるからです。また、LPFで使用する抵抗の値が小さすぎると、THD性能は低下します。フィードバック抵抗と反転アンプの入力抵抗は、LPFで使用するオペアンプによって駆動することになるからです（オペアンプの出力電流が多いと、歪みは増加します）。

LTC2387-18を10MSPSのサンプリング・レートで使用する場合、THDを最小限に抑えるには、LPFの通過帯域を1MHz以上に設定する必要があります。LPFの通過帯域を1MHzに設定することが、S/N比とTHD性能の向上、ADCにおけるエイリアスの防止を実現するための現実的な解になります。

設計に関する参考情報：高精度ADCドライバ・ツール

本稿で例にとったデバイス

謝辞

本稿の執筆を支援してくれたGuy Hoover、Clarence Mayott（ミックスド・シグナル・グループ、シニア・アプリケーション・エンジニア）、Anne Mahaffey（高精度ADCドライバ・ツールの設計者）に感謝します。

著者

Frances De La Rama

Frances de la Ramaは、アナログ・デバイセズのプロダクト・アプリケーション・エンジニアです。主に「ADBT100x」を中核的な製品として使用するBFT（バッテリの組み立て／テスト）関連の業務に携わっています。2007年に技能者として入社した当初は、主にアンプを中心とするリニア製品とソリューションを担当。2014～2019年には、CEP（Continuing Educational Program）を通して、電子工学の学位取得を目指しました。2019年に、プロダクト・アプリケーション・チームの配下にあるフィリピン開発センター（PDC。以前の名称はDesign, Layout, and Applications）に配属。フィリピン工科大学タギッグ校を卒業しています。

Philip Karantzalis

Philip Karantzalisは、アナログ・デバイセズのシニア・アプリケーション・エンジニアです。高精度システム・グループに所属しています。入社は1986年で、当初はシグナル・コンディショニング・グループに所属。データ・アクイジション、RF変調器、復調器、ミキサー、ADC、高精度のテスト・システムを対象とし、ベースバンド信号を扱う回路の設計を担当していました。アナログ信号を対象とした回路／システムの設計やテストの業務に1973年から携わっています。ニューヨーク市のRCAインスティテューツ・オブ・エレクトロニクスを卒業。その後、サンフランシスコ州立大学で高等数学を専攻しました。