AD9860

新規設計には非推奨

ミックスド・シグナル・フロントエンド (MxFE®)、10/12ビット、ブロードバンド通信対応

データシート (Rev. 0)
製品セレクション・テーブル
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • デュアル受信／デュアル送信チャンネルを備えた多機能ミックスド・シグナル・フロントエンド・プロセッサ
  • 個別のリファレンス、入力バッファ、プログラマブル・ゲイン・アンプ（PGA）、デシメーション・フィルタ、デジタルHilbertブロックを備えたデュアル10/12ビット、64MSPSサンプリングA/Dコンバータ
  • デジタルHilbertフィルタ、インターポレーション・フィルタ、デジタルI/Qまたは実数信号アップコンバータ、バイパス可能なデジタル・アップコンバータを備えたデュアル12/14ビット、128MSPS D/Aコンバータ
  • フェーズ・ロック・ループ、タイミング生成回路を含む内部クロック分配ブロック
  • プログラマブル出力クロック、SPIポート、プログラマブル・シグマ・デルタ出力、補助DAC出力、補助ADC入力
AD9860
ミックスド・シグナル・フロントエンド (MxFE®)、10/12ビット、ブロードバンド通信対応
AD9860/AD9862 Functional Block Diagram
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

アプリケーション・ノート 3

技術記事 3

よく聞かれる質問 1

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
AD9961
新規設計に推奨 10/12ビット、低消費電力、広帯域MxFE
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

評価用キット
EVAL-AD9860
AD9860 Evaluation Board

最新のディスカッション

5 年前
Questions about the error “Timed out while attempting to fill FIFO (s)”
5 年前
RE: Unable to create iiobuffer : No such device or address
7 年前
RE: Connect IIO to ADC-SOC Cyclone 5 Cortex A9
EngineerZone®で関連するディスカッションを見る

最近表示した製品