ADRF6806
过期50 MHz至525 MHz正交解调器，集成小数N分频PLL和VCO
产品详情
- 集成小数N分频PLL的IQ解调器
- LO频率范围：50 MHz至525 MHz
- 正交解调精度
相位精度：<0.5°
幅度精度：<0.1 dB
- 基带解调：135 MHz，3 dB带宽
- 符合以下规范(LPEN = 0)/(LPEN = 1)：
输入P1dB：12.2 dBm/10.6
输入IP3：28.5 dBm/25.2 dBm
噪声系数(DSB)：12.2/11.4
电压转换增益：1 dB/4.2 dB - 通过SPI串行接口进行PLL编程
- 40引脚、6 mm × 6 mm LFCSP
ADRF6806是一款高动态范围IQ解调器，集成PLL和VCO。小数N分频PLL/频率合成器产生2.8 GHz至4.2 GHz范围的频率。可编程正交分频器（分频比 = 4至80）将VCO输出频率分频至所需的本振(LO)频率，以便以正交方式驱动混频器。此外，输出分频器（分频比=4至8）产生一个分频VCO信号供外部使用。
PLL支持10 MHz至160 MHz范围内的输入基准频率。鉴相器输出控制一个电荷泵，其输出在片外环路滤波器中进行积分。然后，环路滤波器输出施加于一个集成式VCO。
IQ解调器将差分RF输入与源自正交分频器的复数LO混频。差分I和Q输出路径具有出色的正交精度，可以处理基带信号或最高120 MHz的复数中频信号。
通过对串行接口寄存器编程以降低功耗，还可提供低功耗工作模式，同时输入线性度和输出驱动电流略有降低。
ADRF6806采用先进的硅锗BiCMOS工艺制造，提供40引脚、裸露焊盘、符合RoHS标准的6 mm x 6 mm LFCSP封装。额定温度范围为-40°C至+85°C。
应用
- QAM/QPSK RF/IF解调器
- 蜂窝W-CDMA/CDMA/CDMA2000
- 微波点对（多）点无线电
- 宽带无线和WiMAX
参考资料
数据手册 1
产品选型指南 1
这是最新版本的数据手册
软件资源
硬件生态系统
| 部分模型 | 产品周期 | 描述 |
|---|---|---|
| 标准高速模数转换器 6 | ||
| AD9269 | 推荐新设计使用 | 16位、20 MSPS/40 MSPS/65 MSPS/80 MSPS、1.8 V、双通道模数转换器 |
| AD9268 | 量产 | 16位、125 MSPS/105 MSPS/80 MSPS、1.8 V、双通道模数转换器 |
| AD9650 | 推荐新设计使用 | 16位、25 MSPS/65 MSPS/80 MSPS/105 MSPS、1.8 V双通道模数转换器(ADC) |
| AD9231 | 量产 | 12位、20/40/65/80 MSPS、1.8V双通道模数转换器 |
| AD9258 | 量产 | 14位、125 MSPS、1.8 V双通道模数转换器(ADC) |
| AD9251 | 量产 | 14位、20 MSPS/40 MSPS/65 MSPS/80 MSPS、1.8 V、双通道模数转换器 |
| 单端转差分放大器 4 | ||
| ADA4930-1 | 推荐新设计使用 | 超低噪声驱动器，适用于低压ADC |
| ADA4930-2 | 推荐新设计使用 | 超低噪声驱动器，适用于低压ADC |
| ADA4950-1 | 推荐新设计使用 | 低功耗、增益可选的差分ADC驱动器，G = 1、2、3 |
| ADA4950-2 | 推荐新设计使用 | 低功耗、可选增益差分ADC驱动器，G = 1、2、3 |
| 单通道模数转换器 1 | ||
| AD9262 | 不推荐用于新设计 | 16位、2.5 MHz/5 MHz/10 MHz、30 MSPS至160 MSPS、双通道连续时间Σ-Δ型ADC |
| 基带可编程VGA滤波器 2 | ||
| ADRF6510 | 过期 | 30 MHz 双通道可编程滤波器和可变增益放大器 |
| ADRF6516 | 过期 | 31 MHz、双通道可编程滤波器和可变增益放大器 |
| 全差分放大器 3 | ||
| AD8366 | 推荐新设计使用 | dC至600 MHz 、双通道数字可变增益放大器 |
| ADL5562 | 推荐新设计使用 | 2.6GHz 超低失真RF/IF差分放大器 |
| ADL5565 | 推荐新设计使用 | 6 GHz超高动态范围差分放大器 |
工具及仿真模型
评估套件
ADRF6806评估板
资料
软件
最新评论
需要发起讨论吗？ 没有关于 adrf6806的相关讨论？是否需要发起讨论？
在EngineerZone®上发起讨论