ADRF6604
过期1200 MHz 至 3600 MHz 接收混频器，集成小数N分频PLL和VCO
Viewing:
产品详情
- 集成小数N分频PLL的接收混频器
- RF输入频率范围： 1,200 MHz至3,600 MHz
- 内部LO频率范围： 2,500 MHz至2,900 MHz
- 输入P1dB： 14.5 dBm
- 输入IP3： 27.5 dBm
- 通过外部引脚优化IIP3
- SSB噪声系数
- IP3SET引脚断开： 14.3 dB
- IP3SET引脚接3.3 V电压： 15.5 dB
- 电压转换增益： 6.8 dB
- 200 Ω IF输出匹配阻抗
- IF 3 dB带宽： 500 MHz
- 可通过三线式SPI接口进行编程
- 40引脚、6 mm × 6 mm LFCSP
ADRF6604是一款高动态范围有源混频器，集成锁相环(PLL)和压控振荡器(VCO)。PLL/频率合成器利用小数N分频PLL产生 fLO 输入，供给混频器。参考输入可以进行分频或倍频，然后施加于PLL鉴频鉴相器(PFD)。
PLL支持12 MHz至160 MHz范围内的输入参考频率。PFD输出控制一个电荷泵，其输出驱动一个片外环路滤波器。
然后，环路滤波器输出施加于一个集成式VCO。VCO输出(2 × fLO再施加于一个LO分频器和一个可编程PLL分频器。可编程PLL分频器由一个Σ-Δ调制器(SDM)进行控制。SDM的模数可以在1至2047范围内编程。
有源混频器可将单端50 Ω RF输入转换为200 Ω差分IF输出。IF输出的工作频率最高可达500 MHz。
ADRF6604采用先进的硅锗BiCMOS工艺制造。采用符合RoHS标准的40引脚、6 mm x 6 mm LFCSP封装，带裸露焊盘。额定温度范围为-40 ℃至+85 ℃。
应用
- 蜂窝基站
参考资料
数据手册 1
技术文章 1
评估设计文件 1
产品选型指南 1
这是最新版本的数据手册
软件资源
Evaluation Software 1
硬件生态系统
工具及仿真模型
评估套件
ADRF6604评估板