AD9559

推荐新设计使用

双路PLL四通道输入多服务线路卡自适应时钟转换器

数据手册 (Rev. D) 产品选型表

Viewing:

产品详情

在保持模式下稳定性支持GR-1244 Stratum 3
支持平稳的参考切换，几乎不会干扰输出相位
支持Telcordia GR-253抖动产生、转换和容差，适用于SONET/SDH至OC-192系统
支持ITU-T G.8262同步以太网从时钟
支持ITU-T G.823、G.824、G.825和G.8261
自动/手动保持和参考切换

自适应时钟可动态调整反馈分频器，用于OTN映射/解映射应用
双通道数字PLL架构，带四个基准输入电压（单端或差分）
4x2交叉点允许任意基准输入驱动任意PLL
输入参考频率范围：2 kHz至1250 MHz
参考验证和频率监控(2 ppm)
欲了解更多特性，请参考数据手册

参考资料

数据手册 1

AD9559: Dual PLL, Quad Input, Multiservice Line Card Adaptive Clock Translator Data Sheet (Rev.D) 01/28/2025

这是最新版本的数据手册

硬件生态系统

部分模型	产品周期	描述
时钟产生器件 1
AD9512	推荐新设计使用	1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出
时钟分配器件 8
ADCLK925	推荐新设计使用	超快型SiGe ECL时钟/数据缓冲器
ADCLK944	推荐新设计使用	2.5 V/3.3 V、4路LVPECL输出、SiGe时钟扇出缓冲器
ADCLK948	推荐新设计使用	2路可选输入、8路LVPECL输出、SiGe时钟扇出缓冲器

ADCLK854	推荐新设计使用	1.8 V、12 LVDS/24 CMOS输出的低功耗时钟扇出缓冲器
ADCLK846	推荐新设计使用	1.8 V、6 LVDS/12 CMOS输出低功耗时钟扇出缓冲器
AD9513	推荐新设计使用	800 MHz时钟分配IC，分频器，延迟调整，三路输出
AD9514	推荐新设计使用	1.6 GHz时钟分配IC、分频器、延迟调整、3路输出
AD9515	推荐新设计使用	1.6 GHz时钟分配IC，分频器，延迟调整，两路输出
外部电源开关降压控制器 1
ADP1829	量产	具有跟踪功能的双通道、交错式、降压DC-DC控制器
正线性稳压器(LDO) 1
ADP150	量产	超低噪声、150 mA CMOS线性调节器

工具及仿真模型

IBIS 模型 1

AD9559 IBIS Model

评估套件

AD9559 评估板

立即购买更多内容

产品详情

AD9559是一款低环路带宽时钟倍频器，可针对包括同步光纤网络(SONET/SDH)的许多系统提供抖动清除和同步功能。AD9559产生两路完全独立的输出时钟，它们可以与多达四路外部输入参考时钟同步。DPLL可以降低与外部参考时钟相关的输入时间抖动或相位噪声。借助数字控制环路和保持电路，即使所有参考输入都失效，AD9559也能持续产生低抖动输出时钟。

为方便起见，此处提供了摘自AD9559数据手册的详细信息。请将本用户指南与www.analog.com上的AD9559数据手册和软件文档配合使用。

特性