AD6643
推荐新设计使用双通道中频接收机
- 产品模型
- 4
产品详情
- 每个通道11位、250 MSPS输出数据速率
- NSR使能时的性能
- NR：74.5 dBFS（55 MHz频段、最高90 MHz、250 MSPS）
- SNR：72.0 dBFS（82 MHz频段、最高90 MHz、250 MSPS）
- NSR禁用时的性能
- SNR：66.2 dBFS（最高90 MHz、250 MSPS）
- SFDR：85 dBc（最高185 MHz、250 MSPS）
- 总功耗：706 mW (200 MSPS)
- 1.8 V电源电压
- LVDS（ANSI-644电平）输出
- 1至8整数输入时钟分频器（最大输入频率625 MHz）
- ADC内部基准电压源
- 灵活的模拟输入范围
- 1.4 V p-p至2.0 V p-p（标称值1.75 V p-p）
- 差分模拟输入、400 MHz带宽
- 95 dB通道隔离/串扰
- 串行端口控制
- 节能的关断模式
AD6643是一款11位、200 MSPS/250 MSPS、双通道中频(IF)接收机，专门针对要求高动态范围性能、低功耗和小尺寸的电信应用中支持多通道系统而设计。
该器件包括两个高性能模数转换器(ADC)和噪声整形再量化器(NSR)数字模块。每个ADC由多级、差分流水线架构组成，并集成了输出纠错逻辑，每个ADC差分流水线的第一级包含一个宽带宽开关电容采样网络。集成基准电压源可简化设计考量。占空比稳定器(DCS)补偿ADC时钟占空比的波动，使转换器保持出色的性能。
各ADC的输出内部连接到NSR模块。集成NSR电路能够提高奈奎斯特带宽内较小频段的信噪比(SNR)性能。该器件支持两种不同的输出模式，通过SPI可以选择输出模式。如果使能NSR特性，则在处理ADC的输出时，AD6643可以在有限的部分奈奎斯特带宽内实现更高的SNR性能，同时保持11位输出分辨率。
可以对NSR模块进行编程，以提供采样时钟22%或33%的带宽。例如，当采样时钟速率为185 MSPS时，在22%模式下，AD6643可以在40 MHz带宽内实现最高75.5 dBFS的SNR；在33%模式下，它可以在60 MHz带宽内实现最高73.7 dBFS的SNR。
禁用NSR模块时，ADC数据直接以11位的分辨率提供给输出端。这种工作模式下，AD6643能够在整个奈奎斯特带宽内实现最高66.5 dBFS的SNR。因此，AD6643可以用于电信应用，例如要求更宽带宽的数字预失真观测路径。
经过数字信号处理后，多路复用输出数据路由至一个11位输出端口，最大数据速率为400 Mbps (DDR)。这些输出设置为LVDS，支持ANSI-644电平。
AD6643接收器能够对很宽的中频频谱进行数字化处理。各接收机设计用于同步接收不同的天线。该IF采样架构与传统的模拟技术或较低集成度的数字方法相比，能大幅度降低元件的成本和复杂度。
灵活的掉电选项可以明显降低功耗。器件设置与控制的编程利用三线式SPI兼容型串行接口来完成；该接口提供多种工作模式，支持电路板级系统测试。
AD6643采用64引脚无铅9 mm × 9 mm引脚架构芯片级封装(LFCSP_VQ)，符合RoHS标准，额定温度范围为−40°C至+85°C工业温度范围。该产品受美国专利保护。
产品聚焦
- 两款ADC均采用节省空间的9 mm × 9 mm × 0.85 mm、64引脚LFCSP小型封装。
- 引脚可选的噪声整形再量化器(NSR)功能，能够在185 MSPS下带宽降低至最大60 MHz时提高信噪比。
- LVDS数字输出接口针对低成本FPGA系列而配置。
- 采用1.8 V单电源供电。
- 标准串行端口接口(SPI)支持各种产品特性和功能，例如：数据格式化（偏移二进制或二进制补码）、NSR、掉电、测试模式以及基准电压模式。
- 片内1到8整数输入时钟分频器和多芯片同步功能支持广泛的时钟方案和多通道子系统。
应用
- 通信
- 分集无线电和智能天线(MIMO)系统
- 多模式数字接收器(3G)
- WCDMA, LTE, CDMA2000
- WiMAX, TD-SCDMA
- I/Q解调系统
- 通用软件无线电
参考资料
数据手册 1
用户手册 1
应用笔记 15
评估设计文件 3
视频 1
器件驱动器 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD6643BCPZ-200 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
| AD6643BCPZ-250 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
| AD6643BCPZRL7-200 | 64-Lead LFCSP (9mm x 9mm w/ EP) | ||
| AD6643BCPZRL7-250 | 64-Lead LFCSP (9mm x 9mm w/ EP) |
| 产品型号 | 产品生命周期 | PCN |
|---|---|---|
|
6月 26, 2023 - 23_0025 Package Outline Drawing and Data Sheet Revision for Select LFCSP Products in Amkor |
||
| AD6643BCPZ-200 | 量产 | |
| AD6643BCPZ-250 | 量产 | |
| AD6643BCPZRL7-200 | 量产 | |
| AD6643BCPZRL7-250 | 量产 | |
|
7月 27, 2020 - 20_0126 Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea |
||
| AD6643BCPZ-200 | 量产 | |
| AD6643BCPZ-250 | 量产 | |
| AD6643BCPZRL7-200 | 量产 | |
| AD6643BCPZRL7-250 | 量产 | |
这是最新版本的数据手册
软件资源
AD6643参考代码
Evaluation Software 0
找不到您所需的软件或驱动?
硬件生态系统
| 部分模型 | 产品周期 | 描述 |
|---|---|---|
| 单端转差分放大器 2 | ||
| ADA4927-2 | 推荐新设计使用 | 超低失真电流反馈型ADC驱动器 |
| ADA4938-2 | 推荐新设计使用 | 超低失真差分ADC驱动器（双通道） |
| 全差分放大器 1 | ||
| ADL5562 | 推荐新设计使用 | 2.6GHz 超低失真RF/IF差分放大器 |
| 时钟产生器件 6 | ||
| AD9510 | 推荐新设计使用 | 1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，8路输出 |
| AD9511 | 推荐新设计使用 | 1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，5路输出 |
| AD9512 | 推荐新设计使用 | 1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出 |
| AD9523 | 不推荐用于新设计 | 14路输出、低抖动时钟发生器 |
| AD9523-1 | 推荐新设计使用 | 低抖动时钟发生器，提供14路LVPECL/LVDS/HSTL输出或29路LVCMOS输出 |
| AD9524 | 不推荐用于新设计 | 6路输出、双环路时钟发生器 |
| 时钟分配器件 3 | ||
| AD9513 | 推荐新设计使用 | 800 MHz时钟分配IC，分频器，延迟调整，三路输出 |
| AD9514 | 推荐新设计使用 | 1.6 GHz时钟分配IC、分频器、延迟调整、3路输出 |
| AD9515 | 推荐新设计使用 | 1.6 GHz时钟分配IC，分频器，延迟调整，两路输出 |
| 数字控制VGA 2 | ||
| ADL5202 | 过期 | 宽动态范围、高速、数字控制VGA |
| AD8376 | 推荐新设计使用 | 超低失真IF双通道VGA |
工具及仿真模型
Virtual Eval - BETA
Virtual Eval是一款网络应用程序，可帮助设计人员评估ADC和DAC产品。 利用ADI公司服务器上的详细模型，Virtual Eval在几秒内可仿真关键部件的性能特征。 对工作条件（如输入音和外部抖动）以及器件特性（如增益或数字下变频）进行配置。 性能特征包括噪声、失真和分辨率、FFT、时序图、频率响应图等。
打开工具AD6643 IBIS Model 1
Visual Analog
对于正在选择或评估高速ADC的设计工程师，VisualAnalog™是一个将一组功能强大的仿真和数据分析工具与一个用户友好的图形界面集成在一起的软件包。
打开工具ADIsimRF
ADIsimRF是一款简单易用的RF信号链计算工具。可以计算和导出多达50级的信号链级联增益、噪声、失真和功耗并绘制其曲线。ADIsimRF还包括丰富的ADI射频和混合信号元件的器件模型数据库。
打开工具S-参数 1
评估套件
基于FPGA的数据采集套件
资料
软件
AD6643 评估板