出力電圧調整可能なロー・ドロップアウト・レギュレータ用のノイズ低減回路

はじめに

高性能アナログ回路、特に高速クロック、 A/Dコンバータ（ADC）、D/Aコンバータ（DAC）、電圧制御発振器（ VCO）、フェーズ・ロックド・ループ（ PLL）の設計者にとって、ノイズは非常に大きな問題です。ロー・ドロップアウト・レギュレータ（LDO）は、このような回路に電源を供給することができます。ノイズ低減で重要なのは、AC性能やDCクローズドループ・ゲインを悪化させることなくLDOのノイズ・ゲインをユニティに近い値に維持することです。

この記事では、単純な RC回路によって出力電圧調整可能なロー・ドロップアウト・レギュレータの出力ノイズを低減する方法を説明します。この単純な方法の有効性は実験データによって示されています。 RC回路は主にノイズ低減に優れていますが、電源電圧変動除去や負荷過渡応答性も改善できます。

図1に、代表的な出力調整可能 LDOの簡略ブロック図を示します。出力電圧値 VOUTは、リファレンス電圧と誤差アンプの DCクローズドループ・ゲインとの積であり、 V_OUT = V_R× (1 + R1/R2)となります。ここで、 (1 + R1/R2)は誤差アンプの DCクローズドループ・ゲインです。

誤差アンプのノイズV_Nとリファレンス電圧ノイズV_RNは同じ係数を掛けるため、出力ノイズは設定された出力電圧に比例して増大します。このため、出力電圧の出力ノイズは少しだけ増大しますが、リファレンス電圧の 2倍以上は増大しません。ただし、このようなわずかなノイズでも、ノイズの影響を受けやすいアプリケーションでは許容できないことがあります。

LDOノイズ

LDO内の主なノイズ源は、誤差アンプと内部リファレンス電圧です。最新のデバイスは数百ナノアンペア以下の内部バイアス電流で動作し、静止電源電流は最大で15μAです。このようなわずかな電流には最大1GΩのバイアス抵抗が必要となるため、誤差アンプ／リファレンス電圧回路の方がディスクリート実装よりもノイズが大きくなります。代表的なLDOは抵抗分圧器を使って出力電圧を設定するため、ノイズ・ゲインはACクローズドループ・ゲインと等しくなります。これは、つまりDCクローズドループ・ゲインと同じということになります。

LDOノイズの低減

LDOノイズを低減する方法は主に2つあります。その一つはリファレンスに対してフィルタ処理を行う方法で、もう一つは誤差アンプのノイズ・ゲインを小さくする方法です。一部のLDOでは、外付けコンデンサでリファレンスのフィルタ処理ができます。実際、多くの「超低ノイズLDO」は、ノイズ低減コンデンサを外付けして低ノイズ仕様を実現します。この技術の欠点は、誤差アンプ・ノイズと残留リファレンス・ノイズの両方がACクローズドループ・ゲインで増幅されるという点です。この場合、ノイズは出力電圧に比例します。

誤差アンプのノイズ・ゲインを低減すれば、出力電圧で出力ノイズが大幅に増大しないLDOを実現できます。しかし、固定出力LDOの場合は、帰還ノードにアクセスできないため、これは不可能です。一方、出力調整可能LDOの場合はこのノードに簡単にアクセスできます。

図2に、R1とR2で出力電圧を設定する出力調整可能 LDOを示します。 R3とC1で構成された回路で誤差アンプの ACゲインを低減します。位相マージンが小さい（ユニティ・ゲイン安定ではない）LDOで安定性を確保するには、 R3を選択してアンプの高周波ゲインを約1.1に設定する必要があります。また、 1/f 領域のノイズを低減するには、 C1を選択して低周波数ゼロを10Hz未満に設定する必要があります。

図3は、適切に設計されたノイズ低減回路のACクローズドループ・ゲインとオープンループ・ゲインや未修正のクローズドループ・ゲインとの比較です。ノイズ低減回路の場合、帯域幅の多くはACゲインがユニティに近い値になるため、リファレンス・ノイズと誤差アンプ・ノイズの増幅はそれほど大きくはありません。

図4は、ノイズ低減回路がADP125 LDOのノイズ・スペクトル密度にどのように影響するかを示しています。データを比較できるように、ノイズ低減回路を使用した場合と使用しない場合の4V時のノイズ・スペクトル密度と、ユニティ・ゲイン時のノイズ・スペクトル密度を図示しています。

ここでは、20Hz～ 2kHz間でノイズ性能が大幅に改善されている点に注目してください。R1とC1で生成されたゼロを挿入すると、ノイズ低減回路使用時のノイズ特性はユニティ・ゲイン時のノイズ特性とほぼ同じになります。周波数が20kHz を上回ると、誤差アンプのクローズドループ・ゲインがオープンループ・ゲインと合流するため、ノイズ・スペクトル密度のプロットは1つに収束し、これ以上ノイズ・ゲインを低減できなくなります。

電源電圧変動除去

この周波数範囲の電源電圧変動除去比（PSRR）も改善されます。PSRRとは、回路が電源入力の余分な信号（ノイズとリップル）をどの程度抑圧できるかを示す性能指標です。PSRRはPSRR = VE_IN/VE_OUTと定義されます。この除去比をデシベル単位で表すとPSR = 20 × log(VE_IN/VE_OUT)となります。ここで、VE_INとVE_OUTはそれぞれ入力と出力に現れる外来信号です。

ほとんどのアナログ回路の場合、回路の内部動作のために電源を供給するピンにPSRが適用されます。しかし、LDOの場合、入力ピンが内部回路に電源を供給し、安定化した出力に負荷電流を供給します。

PSRの改善

ノイズ低減回路は出力電圧調整可能LDOの出力ノイズを低減できますが、この回路にはほかにも利点があり、低周波PSRを改善することができます。図2のR1、R3、C1はリードラグネットワークを形成し、約1/(R1 × C1)でゼロ、約1/(R3 × C1)でポールを発生させます。リードラグネットワークは、補償ループ内でフィードフォワード機能として動作するためPSRを改善できます。改善の度合いをdB単位で表すと、クローズドループ・ゲインとオープンループ・ゲインの収束点を下回る周波数で約20 × log(1 + R1/R3) となります。

図5は、ノイズ低減回路が出力電圧調整可能LDO「ADP7102」のPSRRにどのように影響するかを示しています。9V出力の場合、R1 = 64kΩ、R2 = 10kΩ、R3 = 1kΩ、C1 = 1μFとなります。10Hz超の周波数でPSRRの改善がみられることから、R1とC1により約2.5Hzでゼロが生成されていることがわかります。PSRR全体では、100Hz～ 1kHz間で約17dB増大します。改善の度合いは、オープンループ・ゲインとクローズドループ・ゲインが一つに収束する約20kHzの位置まで次第に低下します。

過渡負荷の改善

ノイズ低減回路でLDOの過渡負荷応答も改善されます。この場合も、R1、R3、C1は補償ループ内でフィードフォワード機能を実行します。減衰なしに誤差アンプで検出される負荷過渡電圧の高周波成分により、誤差アンプは負荷過渡に迅速に応答することができます。図6は、ノイズ低減回路使用時／未使用時のADP125の負荷過渡応答を示します。ノイズ低減回路を使用した場合、LDOは50μsより短い時間で負荷過渡に応答できますが、この回路を使用しないと500μs もかかります。

図6.出力調整可能LDO「ADP125」の過渡負荷応答

スタートアップ時間への影響

ノイズ低減回路には、その回路でスタートアップ時間が大幅に増大するという欠点があります。図7に、ノイズ低減回路使用時と未使用時のADP125のスタートアップ時間を示します。通常のスタートアップ時間は約600μsです。このスタートアップ時間はC1 = 10nFの場合に6ms、C1 = 1μFの場合に600msとなります。回路に十分な電源を供給した後にLDOのオフ／オンを切り替えないアプリケーションでは、スタートアップ時間が長くなっても問題ありません。

図7. 出力調整可能LDO「ADP125」のスタートアップ時間

結論

出力電圧調整可能LDOのノイズ、電源電圧変動除去、過渡性能は、単純なRCノイズ低減回路を追加することで大幅に改善します。これは、高速クロック、ADC、DAC、電圧制御発振器、フェーズ・ロックド・ループなど、ノイズの影響を受けやすいアプリケーションに大きなメリットをもたらします。

この方法は、図2のようなアーキテクチャのLDOに利用することができます。このアーキテクチャでは、リファレンス電圧ノイズと誤差アンプ・ノイズの両方がDCクローズドループ・ゲインによって増幅され、出力ノイズは出力電圧に比例します。ADP125、ADP171、ADP1741、ADP1753、ADP1755、ADP7102、ADP7104、ADP7105などのLDOはすべてこの汎用アーキテクチャを使用しており、ノイズ低減回路の使用が効果的です。

ADM7151などの比較的新しい超低ノイズLDOは、ノイズ低減回路を使用しても効果がありません。このアーキテクチャは、LDO誤差アンプをユニティ・ゲインで使用するためリファレンス電圧と出力電圧が等しくなります。また、内部リファレンス・フィルタのポールは1Hzより小さく、リファレンス電圧はフィルタでかなり処理されるため、リファレンスのノイズ寄与
分はほぼ除去されます。

参考資料

Morita, Glenn「低ドロップアウト・レギュレータ：バイパス・コンデンサの選択が重要である理由」Analog Dialogue, Volume45, Number 1, 2011年

Morita, Glenn「ロー・ドロップアウト（LDO）レギュレータのノイズ源（AN-1120アプリケーション・ノート）」、アナログ・デバイセズ、2011年

著者

Glenn Morita

Glenn Moritaはワシントン州立大学で学士号を取得して1976年に卒業しました。卒業後はTexas Instruments社に入社し、最初の仕事として、ボイジャー計画で使用される宇宙探査用の赤外線分光装置に関する業務に携わりました。それ以来、計測、防衛、宇宙、医療の分野で設計技術者として働いてきました。2007年にはADIに入社し、ワシントン州ベルビューにある電力管理製品チームでアプリケーション・エンジニアとして活動しています。μWからkWのレベルのリニア・レギュレータ、スイッチング・レギュレータを25年以上にわたって設計してきました。体温を対象としたエネルギー・ハーべストに関する特許を2件保有しています。それらは、エネルギー・ハーベストを体内植え込み型除細動器の電源として使用するための技術に関するものです。そのほかにも、体外式除細動器において電池の寿命を延伸するための特許も保有しています。プライベートでは、鉱物の収集、宝石の加工、写真撮影、国立公園巡りを楽しんでいます。