ADCLK925

新規設計に推奨

ECLクロック / データ・バッファ、超高速SiGe

データシート (Rev. B)
製品セレクション・テーブル
製品モデル
3
1Ku当たりの価格
最低価格：$6.58
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • 95psの伝播遅延
  • 7.5GHzのトグル・レート
  • 60ps（typ）の出力立上がり / 立下がり
  • 60fsのランダム・ジッタ（RJ）
  • 両入力ピンのオンチップ終端
  • 拡張工業用温度範囲：－40～＋125℃
  • 2.5～3.3V電源（VCC－VEE）
ADCLK925
ECLクロック / データ・バッファ、超高速SiGe
ADCLK925 Functional Block Diagram ADCLK925 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

ユーザ・ガイド 2

アプリケーション・ノート 9

技術記事 3

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

ADCLK925 IBIS Model 1

ADIsimCLK 設計・評価 ソフトウェア

ADIsimCLKはアナログ・デバイセズの超低ジッタのクロック分配器とクロック生成用製品向けに開発された設計ツールです。ADIsimCLKを使用すれば、ワイヤレス・インフラストラクチャ、計測器、ネットワーキング、ブロードバンド、ATE（自動試験装置）あるいはクロック性能が予測可能であることが求められるあらゆる分野のアプリケーションで、設計を迅速に開発、評価、最適化できます。

ツールを開く

評価用キット

EVAL-ADCLK925

ADCLK925 Evaluation Board

今すぐ購入 詳細を表示

製品詳細

The ADCLK905/ADCLK907/ADCLK925 clock buffers are very fast, making it important to use adequate high bandwidth instruments to evaluate them. To that end, the evaluation board is fabricated using a high quality dielectric material between layers to maintain high signal integrity. Transmission line paths are kept as close to 50 Ω as possible.

eval board
schematic 1
schematic 2
schematic 3
schematic 4
AD-JUPITER-EBZ

Software-Defined Radio

今すぐ購入 詳細を表示

機能と利点

  • RF/SDR
    • ADRV9002 transceiver
    • 2 x receiver, 2 x transmitter
    • LO frequency range 30 MHz to 6 GHz
    • 12 kHz to 40 MHz frequency bandwidth
    • Sampling rate 12 kSPS to 61.44 MSPS
  • External Device Clock Input
  • External MCS Input
  • RF Front-end
  • Processing System
    • Zynq UltraScale+ MPSoC XCZU3EG
      • ARM Cortex-A53 1.5 GHz
      • ARM Cortex-R5 500 MHz
      • Mali-400 MP2 graphic processor
      • Programmable logic 154 k
    • DDR4 – 2 GB (x32)
    • Boot source
      • SD card 3.0
      • Flash memory 128 MB
    • User Interfaces
      • USB 3.1 Gen 1 – Type C
        • Upstream Facing Port (UFP)
        • Downstream Facing Port (DFP)
        • USB 2.0 compatible
    • Ethernet 1000BASE-T RGMII
    • Display Port v1.2 (2 lanes, 5.4 Gbps)
    • SATA 3
    • USB (micro) debug interface
    • 16 GPIOs (3V3 LVCMOS)
  • Power Sources
    • USB Type-C (power only)
      • Power Sink 5V, 9V/3A
    • USB Type-C (data)
      • Power Sink 5V/3A
      • Power Source 5V/0.9 A
    • 802.3at POE compliant, 25.5 W Type2 (POE+)

製品詳細

The AD-JUPITER-EBZ is a versatile software-defined platform based on Analog Devices ADRV9002 and Xilinx Zynq UltraScale+ MPSoC. The ADRV9002 is a new generation RF transceiver that has dual-channel transmitters, dual-channel receivers covering a frequency range of 30 MHz to 6 GHz. This device has a high-quality RF linearity performance and a set of advanced features like fast profiles switching, flexible power vs. performance configuration, fast frequency hopping, multi-chip synchronization, and digital pre-distortion (DPD) for narrow and wide band waveform.

The evaluation platform includes XCZU3EG processing device that has a wide range of interfaces, making the system capable of local processing or streaming to a remote host. It comes integrated in a self-contained ruggedized aluminum case, which gives flexibility in evaluating and prototyping across different environments.

APPLICATIONS

  • Aerospace and Defense
  • Communications
  • Advanced Education
EVAL-ADCLK925
ADCLK925 Evaluation Board
AD-JUPITER-EBZ
Software-Defined Radio
AD-JUPITER-EBZ Board Photo Angle View AD-JUPITER-EBZ Board Photo Top View AD-JUPITER-EBZ Board Photo Back View AD-JUPITER-EBZ Block Diagram

リファレンス・デザイン

CN0290 Circuits from the Lab®

高性能フェーズ・ロック・ループの 低周波数の範囲を拡大する ※Rev.0を翻訳したものです。最新版は英語資料をご覧ください。

詳細なリファレンス・デザインを表示

機能と利点

  • 低周波数の範囲を拡大したフェーズ・ロック・ループ
  • 局部発振周波数：最小10MHz、基準周波数：最小100MHz
  • 低歪みと低位相ノイズ
CN0290
高性能フェーズ・ロック・ループの 低周波数の範囲を拡大する ※Rev.0を翻訳したものです。最新版は英語資料をご覧ください。

最新のディスカッション

5 週前
RE: Noise floor is very high in the AD9523-1 clock output
39 週前
RE: Input Frequency Range for ADCLK925.
EngineerZone®で関連するディスカッションを見る

最近表示した製品