CN0369

AGC アプリケーションの領域

多くの RF アプリケーションでは、時間と温度に対し、最小のドリフトで非常に正確な振幅制御が必要になります。こうした条件を持つアプリケーション例としては、NBS トレーサブルな校正が要求される機器があり、その校正間隔は 1 年に 1 回または 2 回といった長期間になる可能性があります。他のアプリケーションとしてはフェーズド・アレイ・レーダーがあり、振幅と位相を制御する精度によってビーム形成精度が制限を受けます。この回路では、ループ・コントローラ用の積分回路にオペアンプを用い、入力振幅、RF 周波数、および温度に対して RFコンポーネントのゲイン変動を補償する優れたゲイン制御を行います。

動作時は、VSET の DC バイアスによって出力振幅が制御されます。最も考えられるアプリケーションは、必要なループ精度に応じて、この DC バイアスを 8 ～ 12 ビットの DAC で駆動するものです。この方法で、RF 出力振幅をデジタル制御することができます。この回路ノートには DAC が含まれていませんが、アナログ・デバイセズの AD5621 12 ビット nano DAC など、多くの DAC を使用できます。

AGC 動作の原理

この種の AGC 回路で中心となる考え方は、周波数、温度、あるいは時間によって変動する RF 信号の振幅を安定させるということです。通常、この回路には 2 つの入力があります。第 1の入力は与えられた振幅の RF 入力で、エンベロープの安定化を必要とします。第 2 の入力は、VSET 入力と呼ばれる、DC 制御電圧が印加される入力で、出力振幅の設定に使われるのはこの入力です。この単純なループを図 3 に示します。

図3 では、VSET 電圧を検出回路で生成された電圧と比較するのに差動アンプを使用しています。検出器は、RF アンプの出力振幅を DC 電圧に変換します。ループの中で RF 入力（X）が注入されるため、RF 出力（Y）では X での変化の影響が最小になります。この影響は、ループ・ゲイン全体が高い限り有効です。この影響は以下の式で説明されます。

ここで、Gd は検出器のゲインです。

式 5 から、Gd/10 >> 1 である限り、X の振幅は Y の振幅に最小限の影響しか及ぼさないことがわかります。X と Y の間のこの関係に影響を及ぼす可能性があるのは、検出器のゲイン Gd とディレクショナル・カプラの 10 dB タップの 2 つです。

ただし、CN-0390 の設計では、積分器がオペアンプ・コントローラ回路に組み込まれているため、ループの DC ゲインはオペアンプの高いオープンループ DC ゲインによってのみ制限されます。このゲインは十分高いため、制御ループの範囲内で AGCはほぼ完全に平坦になります。

どの AGC 回路にもあるのと同様、このループの動作にも制限があります。RF 入力の振幅と VSET 制御電圧のある範囲でループはクローズします。この制限は周波数によっても変化します。一般に、VGAINCTRL（Z）ノードが HMC985A VVA の入力範囲である -2.4 V ～ 0 V 間にあるときにループはクローズし、出力振幅は RF 入力の変動があっても平坦さを維持します。

検出器の伝達関数（VOUT 対 RF 入力振幅）と VVAの伝達関数（減衰対電圧制御）はいずれもきわめて非線形で（図 5、図 6、図 7 を参照）、両者を結合したゲインは RF 入力と VSET 入力の全入力範囲で（おそらく周波数や温度によっても）大きく変動する可能性があることに注意してください。制御ループに高ゲインの積分器を使用すると、これらの影響を補償することができます。

作成する回路は、図 3 に示す単純なモデルよりも複雑になります。実際の回路では、VVA 機能は 2 つのコンポーネントに分割されます。1 つ目のコンポーネントはHMC985A VVA で、V_CTRL= -2.4 V での約 3 dB から V_CTRL = 0 V での約 40 dB までの減衰が得られます。ゲイン段には HMC635 RF アンプを使用し、目的の周波数範囲で 18 dB のゲインが得られます。

AGC 動作の直感的方法

AGC ループの応答を概念化するもう 1 つの方法は、ループがクローズすると（−2.4 V > VGAINCTRL > −0 V）、VSET 制御電圧が ADL6010 検出器の出力電圧と等しくなることを理解することです。この状態のとき、オペアンプの積分器は平衡状態にあり、積分器のコンデンサの電荷は充電も放電もしておらず、一定です。VSET が一定のときに RF 入力の振幅が変化すると、ループが応答して、再び平衡状態になるまで積分コンデンサを充電または放電します。

ループが平衡状態になると、ADL6010 の出力は VSET 電圧に等しくなります。このとき ADL6010 の伝達関数（図 5 参照）を参照して、この VSET 電圧に対応する ADL6010 の RF 入力電力を求めることができます。さらに、ディレクショナル・カプラの10 dB タップのために、この RF 入力電力の数値に 10 dB を加えて、与えられた VSET 電圧に対応する出力電力を求めます。この方法を用いて、VSET 電圧に対する出力電力の表を作成することができます。VVA と ADL6010 の伝達曲線はきわめて非線形です。したがって、これらの伝達曲線を数学的に記述するよりもこの方法のほうが容易です。

ADL6010 エンベロープ検出器

この回路の中心となるデバイスは ADL6010 エンベロープ検出器です。ADL6010 は、500 MHz ～ 45 GHz の周波数範囲で動作します。図 4 の機能ブロック図に示すように、ADL6010 はダイオードをベースとした検出器です。図 5 に示す ADL6010 の応答曲線がきわめて非線形であるため、この回路の帰還ループを直接的に解析するのは困難です。

VVA と RF アンプの組合わせ

HMC985A VVA は、10 GHz ～ 40 GHz の周波数範囲で動作し、3 dB ～ 約 40 dB の範囲で減衰させることができます。HMC985A は直列にした 2 個の π パッド減衰器で構成され、1 段目は V_CTRL1 で制御され、2 段目は V_CTRL2 で制御されます。V_CTRL1 と V_CTRL2 を接続し、一緒に駆動することにより、約 3 dB～ 40 dB の結合減衰を実現できます。HMC635 RF アンプを直列に接続すると、15 dB のゲインから 22 dB の減衰までの範囲で電圧を制御可能です。

HMC635 は GaAs アンプで負のゲート電圧（VGG）を必要とし、5 V の VDD 電源と同時かそれ以前に印加する必要があります。この VGG 条件に違反すると、HMC635 に損傷を与えることがあります。VGG は通常 -0.6 V のレンジですが、アンプの性能を最適化するためにデバイスごとに多少異なる場合があります。VGG を調整して最適なドレイン電流を設定するには、HMC635 や他の GaAs アンプのデータシートを参照してください。

評価用ボードは、出荷時は使いやすさを考慮して VGG を約 -0.6V にバイアスするダイオードと抵抗を使用しているため、別のVGG 電源を用意する必要はありません。VGG の条件を満たすように、最初に -5 V の電源を接続することを推奨します。このダイオードを取りはずし、TP6 に別の VGG 電源を供給することもできます。VGG を正方向に大きくすると、回路全体のゲインが増加しますが、歪みが加わる可能性があります。

オペアンプの積分回路と VSET 制御の詳細

回路のゲインが平衡状態になると、ADL6010 検出器の出力電圧は外部から印加される VSET と等しくなります。オペアンプ回路の正しいゲイン符号を判定するための直感的な方法の 1 つを図 8 に示します。ラベル 1 は、ループに摂動があったために RF出力振幅が増加することを意味しており、これは大半の場合、入力振幅が増加するためです。ADL6010 入力（ラベル 2）の RF振幅も増加し、ADL6010 出力（ラベル 3）の電圧も増加します。積分器の出力電圧は、VSET が ADL6010 出力の電圧に等しくなるまで上昇します。したがって、HMC985A VVA への入力電圧（ラベル 4）が（-2.4 V ～ 0 V のスケールで）増加し、代わって VVA の減衰を増加させるので、RF 入力における正の摂動が相殺され、フィードバック制御の符号が正しいことが確認されます。

回路の制御範囲の解析に ADL6010 の応答曲線を使用することができます。オペアンプの積分器の機能により、VSET とADL6010 の出力電圧が等しくなると、ループが平衡状態になります。1 V の VSET 電圧は、ADL6010 への 4 dBm の RF 電力とほぼ同じです。ディレクショナル・カプラの 10 dB タップにより、 1 V の VSET は RF アンプの出力が 14 dBm であることを示します。VVA 減衰曲線を見て、RF アンプの 18 dB ゲインを考慮し、VVA 電圧が -2.4 V ～ 0 V の範囲にあるときにループがクローズすることを理解すると、VSET 対 RF 出力の理想的な値を示す表を作成することができます。表 1 は、期待される RF 出力電力対 VSET の値を示すとともに、AGC ループがクローズする RF 入力電力の予想範囲を示しています。例として、VSET =0.1 V の場合、非常に低い信号レベルで、ループは最大ゲイン（VVA = 3 dB の減衰）になります。RF 入力電力が -20 dBm に上昇すると、この時点でループがクローズして屈曲部に達し、RF 入力電力が増加しても RF 出力電力が一定値を保つようになります。RF 入力電力が 17 dBm に上昇すると VVA の減衰限界に達し、その時点でループが再びオープンになり、ゲイン制御が失われます。

もう一方のスケールである VSET = 1.0 V では、RF 入力電力が 4dBm に達するまで屈曲部にならず、RF 入力電力が回路の最大入力電力定格に達してもループはクローズしたままです。HMC635 のデータシートでは P1 dB の仕様を 21 dBm で規定していることに注意してください。HMC985A データシートでは入力電力が最大 24 dBm までの特性曲線を示しており、このテストに用いたジェネレータの最大出力は 20 dBm です。図 9は、予想される入出力電力に対する VSET の理想的なプロットを示し、それを測定データと比較しています。理想値は実際の測定データとわずかに異なりますが、減衰器とアンプのゲインがデータシートで規定されている値より 1 dB ～ 2 dB 低いと仮定すると（おそらく、この PCB での RF マッチングが完全でないため）、理想値は測定データと厳密に一致します。また、図5 に示す ADL6010 の伝達曲線は非常に低い周波数の場合です。ADL6010 は高い周波数でわずかに圧縮し、これが VSET スケールの上限で理想データと測定データの間に差異が見られる原因となります。

30 GHz と 37.5 GHz での AGC 回路の応答曲線をそれぞれ図 10 と図 11 に示します。初期ゲインは 30 GHz で低下しますが、37.5 GHz ではそれほど低下せず、また、高い VSET 電圧で応答が圧縮されるため、これらの周波数で VSET 対 RF 出力電力の制御範囲が制限されていることに注意してください。30 GHz では、VSET = 0.6 V ～ 1.0 V のプロットが互いに重なり合っているのに対して、40 GHz では、VSET = 0.9 V ～ 1.0 V のプロットが重なっています。

AGC の性能指数

AGC ループの品質を調べるにはいくつかの方法があります。

入力振幅の変動に対する出力振幅の平坦性

入力振幅の変動に対する出力振幅の平坦性は一番に挙げられる最も明白な点であり、このような回路の存在理由でもあります。減衰器、RF アンプ、および検出器の結合ゲインが十分高くなる低い RF 周波数では、ほぼ完全な平坦性が実現します（図 9と図 10 参照）。37.5 GHz で回路のゲインが減衰し始めると、平坦度が低下します（図 11 参照）。

正のゲイン

理想的には、AGC 回路により、非常に小さい入力信号であっても、広範囲の出力振幅レベルに対してゲインの平坦性を維持することができます。実際には、全体的なゲインが正になる領域と負になる領域があります。20 GHz では、広い領域で全体のゲインが正になります（図 9 参照）。この正の領域は、周波数が30 GHz に、さらに 37.5 GHz に増加すると小さくなります。

VSET の範囲と線形性

ADL6010 の応答が非線形のため、VSET 対 RF 出力振幅の曲線も非常に非線形性が大きくなります。この非線形性は 20 GHzで見られ、このとき、VSET 電圧が高いときの曲線のほうが低いときの曲線よりも互いに接近します。30 GHz では、VSET 対出力振幅は十分に圧縮されるため、VSET = 0.6 V を超えるとAGC の応答全体はほとんど変化しません。37.5 GHz での VSET応答曲線はわずかに開いていますが、VSET = 0.9 V 以上では圧縮されています。図 12 はこの関係を少し別の角度から調べた方法を示しており、20 GHz、30 GHz、37.5 GHz における VSET に対する RF 出力振幅をプロットしています。

入力振幅のトランジェントに対するループ応答

安定性はどのような帰還ループでも重要であり、AGC でも同様です。この AGC ループの安定性を見積もるために、VSET 端子にステップ信号を印加し、オペアンプの積分器の出力でその応答を測定しました。図 13 に示すように、応答はわずかに減衰不足を示していますが、安定性は良好です。このトランジェント測定は、20 GHz の RF 周波数で実施しました。

位相ノイズ

位相ノイズはアナログ制御の VGA で問題となることがあり、しばしば制御電圧入力の帯域幅と位相ノイズの劣化との間でトレードオフが存在します。位相ノイズの劣化を測定するための最初のステップは、通常、ジェネレータ自体を測定することで、20 GHz の入力周波数と -10 dBm の振幅での測定結果を図14 に示します。ループがそれ自体を高ゲイン状態にし、位相ノイズ劣化の影響を最大にするように比較的低い RF レベルを選択しました。制御電圧が 0.1 V での AGC の RF 出力における位相ノイズを図 15 に、制御電圧が 1.0 V での AGC の RF 出力の位相ノイズを図 16 に示します。この結果が示すように、これらの条件では位相ノイズの増加はほとんど認められません。