ADCLK950

新規設計に推奨

クロック・ファンアウト・バッファ、2つの選択可能入力、10LVPECL出力、SiGe

データシート (Rev. B) 製品セレクション・テーブル
製品モデル
2
1Ku当たりの価格
最低価格：$6.77
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • 2つの選択可能差動アナログ入力
  • 4.8GHzの動作周波数
  • ランダム広帯域ジッタ：75fsrms
  • 入力終端の内蔵
  • 電源電圧: 3.3 V
ADCLK950
クロック・ファンアウト・バッファ、2つの選択可能入力、10LVPECL出力、SiGe
ADCLK950 Functional Block Diagram ADCLK950 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

ユーザ・ガイド 1

技術記事 3

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

ADIsimCLK 設計・評価 ソフトウェア

ADIsimCLKはアナログ・デバイセズの超低ジッタのクロック分配器とクロック生成用製品向けに開発された設計ツールです。ADIsimCLKを使用すれば、ワイヤレス・インフラストラクチャ、計測器、ネットワーキング、ブロードバンド、ATE（自動試験装置）あるいはクロック性能が予測可能であることが求められるあらゆる分野のアプリケーションで、設計を迅速に開発、評価、最適化できます。

ツールを開く

ADCLK950 IBIS Models 1

評価用キット

EVAL-ADCLK950

Setting Up the Evaluation Board for the ADCLK950

今すぐ購入 詳細を表示

製品詳細

The user guide describes how to set up and use the evaluation board for the ADCLK950. The ADCLK950 data sheet should be used in conjunction with the user guide.

The data sheet contains full technical details about the specifications and operation of the device.

The ADCLK950 is a very high performance clock fanout buffer. The evaluation board is fabricated using a high quality Rogers dielectric material. Transmission line paths are kept as close to 50 Ω as possible.

EVAL-ADCLK950
Setting Up the Evaluation Board for the ADCLK950

最新のディスカッション

8 年前
Phase noise and Jitter for a high speed fanout chip
11 年前
RE: Low-jitter clock mux
EngineerZone®で関連するディスカッションを見る

最近表示した製品