ADCLK854
新規設計に推奨クロック・ファンアウト・バッファ、1.8V、低消費、12LVDS/24CMOS出力
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格:$6.10
製品の詳細
|
|
ADCLK854は、低ジッタで低消費電力動作として最適化された、1.2GHz/250MHzのLVDS/CMOS信号のファンアウト・バッファです。可能な出力構成は12LVDSあるいは12CMOSチャンネルで、LVDSとCMOSの組み合わせ出力も可能となっています。3個の制御ラインは、固定ブロックの出力(4つの3バンク)をLVDS出力にするかCMOS出力にするか決めるように使われます。
ADCLK854は2つの選択可能な入力とスリープ・モードを備えています。IN_SELピンの状態で、どの入力をすべての出力にファンアウトするかが決定されます。SLEEPピンはデバイスをパワーダウンにするスリープ・モードをイネーブルにします。
入力は、LVPECL、LVDS、HSTL、CML、CMOSなどシングルエンドと差動ロジックの種々のタイプに対応します。表8は、それぞれのタイプの接続に関してのインターフェース・オプションを提供しています。
この製品は48ピンLFCSPパッケージを採用しています。また、標準の工業用温度範囲、–40℃~+85℃にわたる動作に関して仕様規定されています。
アプリケーション
- 低ジッタのクロック分配
- クロックおよびデータ信号修復
- レベル変換
- ワイヤレス通信
- 有線通信
- 医療用および工業用画像処理
- ATEおよび高性能計測器
ドキュメント
データシート 1
ユーザ・ガイド 1
アプリケーション・ノート 1
技術記事 3
チュートリアル 1
製品選択ガイド 1
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
ADCLK854BCPZ | 48 ld LFCSP (7x7x.85mm w/2.8mm Pad) | ||
ADCLK854BCPZ-REEL7 | 48 ld LFCSP (7x7x.85mm w/2.8mm Pad) |
製品モデル | 製品ライフサイクル | PCN |
---|---|---|
2 1, 2024 - 24_0009 Qualification of alternative Wafer Fab for TSMC 0.18um Mixed Signal CMOS Process |
||
ADCLK854BCPZ | 製造中 | |
ADCLK854BCPZ-REEL7 | 製造中 | |
6 9, 2021 - 20_0126 Conversion of Select Sizes LFCSP Products from Punched to Sawn and Transfer of Assembly Site to ASE Korea |
||
ADCLK854BCPZ | 製造中 | |
ADCLK854BCPZ-REEL7 | 製造中 | |
5 12, 2017 - 16_0077 Conversion of Select 4x4, 5x5, 6x6 and 7x7mm LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to ASE Korea. |
||
ADCLK854BCPZ | 製造中 | |
ADCLK854BCPZ-REEL7 | 製造中 |
これは最新改訂バージョンのデータシートです。
ツールおよびシミュレーション
ADIsimCLK 設計・評価 ソフトウェア
ADIsimCLKはアナログ・デバイセズの超低ジッタのクロック分配器とクロック生成用製品向けに開発された設計ツールです。ADIsimCLKを使用すれば、ワイヤレス・インフラストラクチャ、計測器、ネットワーキング、ブロードバンド、ATE(自動試験装置)あるいはクロック性能が予測可能であることが求められるあらゆる分野のアプリケーションで、設計を迅速に開発、評価、最適化できます。
ツールを開く