ADCLK846
新規設計に推奨クロック・ファンアウト・バッファ、1.8V、低消費、6LVDS/12CMOS出力
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格:$5.14
製品の詳細
- 選択可能なLVDS/CMOS出力
- 最大6-LVDS(1.2GHz)または12-CMOS(250MHz)出力
- チャンネル当たりの消費電力(100MHz動作時):16mW以下
- 内部ジッタ:54fs(12kHz~20MHz)
- 追加広帯域ジッタ:100fs
- 伝搬遅延(LVDS):2.0ns
- 立ち上がり/立ち下がり時間(LVDS):135ps
- 出力to出力チャンネル間スキュー(LVDS):65ps
- スリープ・モード
- ピン・プログラマブルな制御
- 電源電圧:1.8V
ADCLK846は、低ジッタで低消費電力動作として最適化された、1.2GHz/250MHzのLVDS/CMOS信号のファンアウト・バッファです。可能な出力構成は6個のLVDSあるいは12個のCMOS出力で、LVDS出力とCMOS出力の組み合わせも可能となっています。2個の制御ラインは、固定ブロックの出力をLVDS出力にするかCMOS出力にするか決めるために使われます。
入力は、LVPECL、LVDS、HSTL、CML、CMOSなどシングルエンドと差動ロジックの種々のタイプに対応します。
データシートの表8(Table 8)は、それぞれのタイプの接続に関してのインターフェース・オプションを提供しています。SLEEPピンはデバイスをパワーダウンにするスリープ・モードをイネーブルにします。
この製品は24ピンLFCSPパッケージを採用しています。また、標準の工業用温度範囲、-40~+85℃にわたる動作に関して仕様規定されています。
アプリケーション
- 低ジッタ・クロックの分配
- クロック及びデータの信号再生
- レベル変換
- 無線通信関連
- 有線通信関連
- 医療及び工業用画像処理
- ATE及び高性能計測機器
ドキュメント
データシート 1
ユーザ・ガイド 1
アプリケーション・ノート 1
技術記事 3
リファレンス設計 1
チュートリアル 1
製品選択ガイド 1
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
ADCLK846BCPZ | 24-Lead LFCSP (4mm x 5mm w/ EP) | ||
ADCLK846BCPZ-REEL7 | 24-Lead LFCSP (4mm x 5mm w/ EP) |
製品モデル | 製品ライフサイクル | PCN |
---|---|---|
2 1, 2024 - 24_0009 Qualification of alternative Wafer Fab for TSMC 0.18um Mixed Signal CMOS Process |
||
ADCLK846BCPZ | 製造中 | |
ADCLK846BCPZ-REEL7 | 製造中 | |
5 5, 2014 - 14_0020 Conversion of 4x4mm body Size LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to Amkor Philippines. |
||
ADCLK846BCPZ | 製造中 | |
ADCLK846BCPZ-REEL7 | 製造中 | |
5 22, 2012 - 12_0063 Conversion of Select Sizes of LFCSP Package Outlines from Punch to Sawn and Transfer of Assembly Site to ASE-Korea. |
||
ADCLK846BCPZ | 製造中 | |
ADCLK846BCPZ-REEL7 | 製造中 |
これは最新改訂バージョンのデータシートです。
ツールおよびシミュレーション
ADIsimCLK 設計・評価 ソフトウェア
ADIsimCLKはアナログ・デバイセズの超低ジッタのクロック分配器とクロック生成用製品向けに開発された設計ツールです。ADIsimCLKを使用すれば、ワイヤレス・インフラストラクチャ、計測器、ネットワーキング、ブロードバンド、ATE(自動試験装置)あるいはクロック性能が予測可能であることが求められるあらゆる分野のアプリケーションで、設計を迅速に開発、評価、最適化できます。
ツールを開く