ADCLK846

新規設計に推奨

クロック・ファンアウト・バッファ、1.8V、低消費、6LVDS/12CMOS出力

製品モデル
2
1Ku当たりの価格
最低価格:$5.14
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」(リビジョン0)で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」(Rev.G)と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

Viewing:

製品の詳細

  • 選択可能なLVDS/CMOS出力
  • 最大6-LVDS(1.2GHz)または12-CMOS(250MHz)出力
  • チャンネル当たりの消費電力(100MHz動作時):16mW以下
  • 内部ジッタ:54fs(12kHz~20MHz)
  • 追加広帯域ジッタ:100fs
  • 伝搬遅延(LVDS):2.0ns
  • 立ち上がり/立ち下がり時間(LVDS):135ps
  • 出力to出力チャンネル間スキュー(LVDS):65ps
  • スリープ・モード
  • ピン・プログラマブルな制御
  • 電源電圧:1.8V

ADCLK846
クロック・ファンアウト・バッファ、1.8V、低消費、6LVDS/12CMOS出力
ADCLK846 Functional Block Diagram ADCLK846 Pin Configuration
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。


ドキュメント

さらに詳しく
myAnalogに追加

myAnalogの製品セクション(通知受け取り)、既存/新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

ADIsimCLK 設計・評価 ソフトウェア

ADIsimCLKはアナログ・デバイセズの超低ジッタのクロック分配器とクロック生成用製品向けに開発された設計ツールです。ADIsimCLKを使用すれば、ワイヤレス・インフラストラクチャ、計測器、ネットワーキング、ブロードバンド、ATE(自動試験装置)あるいはクロック性能が予測可能であることが求められるあらゆる分野のアプリケーションで、設計を迅速に開発、評価、最適化できます。

ツールを開く

IBISモデル 1


評価用キット

EVAL-ADCLK846

ADCLK846評価用ボード

製品詳細

ADCLK846データシートにはこのデバイスの仕様と動作に関する技術的詳細がすべて記載されていますので、評価用ボードを使用する際は参照してください。

 

ADCLK846は高性能のクロック・ファンアウト・バッファです。この評価用ボードは高品質のRogers® 誘導体材料を使用して製造されています。伝送ライン経路は、可能な限り差動で100Ωに近づけられています。

EVAL-ADCLK846
ADCLK846評価用ボード

最新のディスカッション

最近表示した製品