AD9681
新規設計に推奨A/Dコンバータ、14ビット、125MSPS、オクタル、1、8V、シリアルLVDS出力
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格:$253.20
製品の詳細
- 低消費:
1パッケージに8チャンネルのADCが集積
スケーラブル・パワー・オプションで110mW/チャンネル@125MSPSの消費 - SNR:74dBFS(ナイキストまで):SFDR:90 dBc (ナイキストまで)
- DNL:±0.8LSB(typ)、INL:±1.2LSB(typ)
- 最悪隣接チャンネルでのクロストーク(70 MHz、-1dBFS):-83 dB (typ)
- シリアルLVDS(ANSI-644、ディフォルト)低消費削減信号オプション(IEEE1596.3と同様)
- データとフレーム・クロック出力
- 650 MHzのフル・パワー・アナログ帯域幅
- 入力電圧範囲:2Vp-p
- 1.8 V電源動作
- シリアル・ポート制御
- 柔軟なビット指向
- 組み込みおよびカスタムのデジタル・テスト・パターン生成
- プログラマブルなクロックとデータのアライメント
- パワーダウン・モードとスタンバイ・モード
AD9681は、サンプル&ホールド回路内蔵のオクタル、14ビット、125 SPSのA/Dコンバータ(ADC)であり、低価格、低消費電力、小型、使い易さについて最適化されています。この製品は、最大125MSPSまでの変換レートで動作し、小型パッケージ・サイズを重要とするアプリケーション向けに、並外れたダイナミック性能と低消費電力化に関して最適化されています。
このADCは、フル性能動作のために1.8Vの単電源とLVPECL-/CMOS-/LVDS-互換のサンプル・クロック・レートを必要とします。ほとんどのアプリケーションでは、外付けのリファレンス電圧またはドライバ部品を必要としません。
AD9681は、適切なLVDSシリアル・データ・レートを得るために、サンプル・レート・クロックを自動的に逓倍します。出力上のデータをキャプチャするためのデータ・クロック出力(DCO±1、DCO±2)と、新しい出力バイトを通知するためのフレーム・クロック出力(FCO±1、FCO±2)を備えています。各チャンネル独立したパワーダウン機能をサポートしており、全チャンネルがディセーブル時の消費電力は2 mW(typ)未満となります。
このADCは、プログラマブルなクロックとデータ・アライメントおよびデジタル・テスト・パターン発生器など、柔軟性を最大化しシステム・コストを最小化するような設計のための、いくつかの特長を備えています。デジタル・テスト・パターンとしては、決まった擬似乱数パターンを含んでおり、カスタムのユーザー定義のテスト・パターンもシリアル・ポート・インターフェース(SPI)を介して入力することも可能です。
AD9681は、RoHS準拠、144ボール、CSP-BGAパッケージを採用しています。仕様は工業温度範囲-40℃~+85℃にわたって規定されています。またこの製品はUS特許によって保護されています。
製品のハイライト
- 小型フットプリント:8個のADCを小型の10mm×10mmパッケージに収容
- 低消費電力:チャンネルあたりの消費:110mW@125ビット、スケーラブルな消費電力オプション付
- 使い易さ:最大500 MHzの周波数で動作するデータ・クロック出力()とダブル・データ・レート(DDR)動作をサポート
- ユーザー・フレキシビリティ:SPI制御は、特別なシステムの要求に合致するための広範囲で柔軟な機能を提供
アプリケーション
- 医用画像処理
- 通信器レシーバ
- マルチ・チャンネル・データ・アクイジション
ドキュメント
データシート 2
ユーザ・ガイド 1
技術記事 1
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
AD9681BBCZ-125 | 144-Ball CSPBGA (10mm x 10mm x 1.7mm) | ||
AD9681BBCZRL7-125 | 144-Ball CSPBGA (10mm x 10mm x 1.7mm) |
これは最新改訂バージョンのデータシートです。