AD9152
新規設計に推奨D/Aコンバータ、デュアル、16ビット、2.25 GSPS、TxDAC+
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格:$57.78
製品の詳細
- 最大1.125 GSPSの入力データレートをサポート
- 独自の低スプリアス、低歪み設計
- シングル・キャリアLTE 20 MHz帯域幅(BW)、ACLR = 77 dBc @ 180MHz IF
- SFDR = 72 dBc @ 150 MHz IF、-6dBFS
- 柔軟な4レーンJESD204Bインターフェース
- 複数チップの同期
- 固定の遅延
- データ生成遅延の補正
- 1×、2×、4×、8×インターポレーション・フィルタが選択可能、
- 低消費電力構造
- 入力信号パワー検出
- ダウンストリームのアナログ回路の保護のための緊急停止
- 消費電力をさらに削減する送信イネーブル機能
- 高性能、低ノイズのPLLクロック逓倍器
- デジタル反転SINCフィルタとプログラマブル有限インパルス応答(FIR)フィルタ
- 低消費電力:1223 mW @ 1.5 GSPS、1406 mW @ 2.0 GSPS (完全動作状態)
- 露出パッド付き56ピンLFCSP
AD9152はデュアル、16ビット、高ダイナミックレンジのD/Aコンバータ(DAC)で、サンプル・レートが最高2.25 GSPSなのでナイキスト周波数までのマルチキャリア生成を可能にします。DAC出力は、アナログ・デバイセズ製アナログ直交変調器(AQM)のADRF6720とシームレスにインターフェースできるように最適化されています。オプションの3線あるいは4線のシリアル・ポート・インターフェース(SPI)は、多くの内部パラメータのプログラミング / リードバックに使われます。出力フルスケール電流は、4 mA~20 mAの範囲で設定できます。AD9152は56ピンLFCSPパッケージを採用しています。AD9152はTxDAC+®ファミリーの1つです。
製品のハイライト
- 信号帯域幅が超広範囲なので最新の広帯域マルチバンドのワイヤレス・アプリケーションに使用可能です。
- 高度な低スプリアスおよび低歪みの設計技術により、ベースバンドから高い中間周波数の広帯域信号の高品質合成が可能です。
- JESD204Bサブクラス1の支援により、ハードウェア設計およびソフトウェア設計で複数チップの同期が簡素化されます。
- シリアライザ / ディシリアライザ(SERDES)のJESD204Bに準拠した4レーンインターフェース使用のデータ・インターフェース幅でピン数が少ない。
- プログラマブルな送信イネーブル機能を使うと、消費電力とウェークアップ時間との間のバランスを容易に設計できます。
- 8 mm × 8 mmフットプリントの小型パッケージ・サイズ
- ワイヤレス通信
マルチキャリアLTE、GSM基地局
広帯域リピーター
ソフトウェア定義無線 - 広帯域通信
ポイントtoポイント・マイクロ波無線
LMDS/MMSD - ダイバーシティ送信、複数入力 / 複数出力(MIMO)
- 計測機器
- 自動テスト装置
ドキュメント
データシート 1
情報 1
FPGA相互運用性レポート 4
デバイス・ドライバ 2
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
AD9152BCPZ | 56-Lead LFCSP (8mm x 8mm w/ EP) | ||
AD9152BCPZRL | 56-Lead LFCSP (8mm x 8mm w/ EP) |
製品モデル | 製品ライフサイクル | PCN |
---|---|---|
6 14, 2021 - 20_0353 Assembly Site Transfer of Select LFCSP Products to ASE Korea |
||
AD9152BCPZ | 製造中 | |
AD9152BCPZRL | 製造中 | |
9 1, 2016 - 16_0170 AD9152 Die Revision and Data Sheet Update |
||
AD9152BCPZ | 製造中 | |
AD9152BCPZRL | 製造中 |
これは最新改訂バージョンのデータシートです。
ソフトウェア・リソース
評価用ソフトウェア 2
JESD204 Interface Framework
Integrated JESD204 software framework for rapid system-level development and optimization
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
必要なソフトウェア/ドライバが見つかりませんか?
ハードウェア・エコシステム
製品モデル | 製品ライフサイクル | 詳細 |
---|---|---|
クロック生成デバイス 2 | ||
LTC6952 | 最終販売 | 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz PLL |
HMC7044 | 新規設計に推奨 |
JESD204B / JESD204 用機能付き、3.2 GHz、14 出力、高性能ジッター減衰器 |
クロック分配器 (クロック・ディストリビューション) 3 | ||
LTC6953 | 最終販売 | 11 の出力を備えた、JESD204B/JESD204C をサポートする超低ジッタ 4.5 GHz クロック分配器 |
HMC7043 | 新規設計に推奨 |
JESD204B/JESD204C 用機能付き、3.2 GHz、14 出力、高性能ファンアウト・バッファ |
HMC6832 | 最終販売 | 低ノイズ、2:8 差動ファンアウト・バッファ |
ツールおよびシミュレーション
IBISモデル 1
AD9144/AD9152/AD9154/AD9135/AD9136 AMI Model Download
ツールを開くDAC Companion Transport Layer RTL Code Generator
These command line executable tool generates a Verilog module which implements the JESD204 transmitter transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
ツールを開く
LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。