AD6673

新規設計に推奨

IFレシーバ、デュアル、帯域幅80MHz

データシート (Rev. C) 製品セレクション・テーブル
製品モデル
2
1Ku当たりの価格
最低価格：$96.04
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • JESD204Bサブクラス0またはサブクラス1コードのシリアル・デジタル出力
  • 信号対ノイズ比（SNR）：71.9dBFS＠AIN＝185MHz、＠250MSPS（NSRを33％に設定）
  • スプリアス･フリー･ダイナミックレンジ（SFDR）：88dBc＠AIN＝185MHz、＠250MSPS
  • 総合消費電力：707mW＠250MSPS
  • 動作電源電圧：1.8V
  • 整数1～8の入力クロック分周器
  • サンプル・レート：最大250MSPS
  • 最大400MHzまでのIFサンプリング周波数
  • A/Dコンバータ（ADC）用電圧リファレンス内蔵

    詳細はデータシートをご参照ください。
AD6673
IFレシーバ、デュアル、帯域幅80MHz
AD6673 Functional Block Diagram AD6673 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

ユーザ・ガイド 1

情報 1

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ソフトウェア・リソース

FPGA/HDL 1

ツールおよびシミュレーション

Virtual Eval（仮想評価、 ベータ版）

Virtual Evalは、ADC、DAC、およびその応用製品評価を支援するウェブベースの設計ツールです。アナログ・デバイセズのサーバ上にあるモデルを使用して、重要な部品の性能特性をわずか数秒でシミュレートします。使用時は、入力トーンや外部ジッタなどの動作条件のほか、ゲインやデジタル・ダウンコンバージョンといったデバイス機能を設定してください。ノイズ、歪み、分解能、FFT、タイミング図、周波数応答プロット、その他さまざまな性能特性を確認することができます。

ツールを開く

AD6673 AMI Model

ツールを開く

ADC Companion Transport Layer RTL Code Generator Tool

This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

ツールを開く

Visual Analog

VisualAnalog™は、高速ADCの選択や評価を行う設計者向けに、強力なシミュレーション／データ解析ツール・セットとユーザ・フレンドリなグラフィカル・インターフェースを組み合わせたソフトウェア・パッケージです。

ツールを開く

評価用キット

eval board
schematic 1
EVAL-ADC-FMC-INT

高速 ADC FMC インターポーザ

今すぐ購入 詳細を表示

製品詳細

CVT-ADC-FMC-INTPZBは、一部の既存のADI TycoコネクタEVB と一部のCOTS Xilinx FPGA プラットフォームに搭載されている新しい工業標準のFMCスタイルコネクタ間の仮のブリッジとして機能するように2012年に開発されました。このインターポーザは、アナログ・デバイセズの特定の コンバータEVBと下の表に示す特定のサードパーティの Xilinx COTS FPGA プラットフォームとの互換性が確認されているだけです。https://wiki.analog.com/resources/alliances/xilinx#ad-adc-fmc_adapter_board


CVT-ADC-FMC-INTPZ は上記のリンクで表に示された一部のコンバータ・ボードにしかサポートしていない事に注意してください。
今の時点では、従来CVT-ADC-FMC-INTPZ によってサポートされた既存の主なTyco評価ボードは廃れていくか、あるいは新しいFMC互換コネクタを使用して再設計されるでしょう。

 

EVAL-AD6673

AD6673 Evaluation Board

今すぐ購入 詳細を表示

機能と利点

  • Full featured evaluation board for the AD6673
  • SPI interface for setup and control
  • Balun/transformer or amplifier input drive option
  • On-board LDO regulator needing a single external 6 V, 2 A dc supply
  • VisualAnalog® and SPI controller software interfaces

製品詳細

This page contains evaluation board ordering information for evaluating the AD6673.
EVAL-ADC-FMC-INT
高速 ADC FMC インターポーザ
EVAL-AD6673
AD6673 Evaluation Board

最新のディスカッション

7 年前
RE: AD9250-FMC-250EBZ with HSC-ADC-EVALEZ
10 年前
RE: What AD-ADC-FMC Adapter Board (Rev A or Rev B) do I need to connect AD9467-200EBZ with ML605
EngineerZone®で関連するディスカッションを見る

最近表示した製品