AD6623
新規設計には非推奨デジタル送信信号プロセッサ（TSP）、4 チャンネル、104 MSPS
- 製品モデル
- 4
- 1Ku当たりの価格
- 最低価格：$44.25
製品の詳細
- AD6622とピン・コンパチブル
- 18ビットのパラレル・デジタルIF出力
- 実数またはインターリーブ複素数
- 18ビットの双方向パラレル・デジタルIF入力／出力
- チャンネル数増加のためチップのカスケード接続が可能
- オーバーレンジのクリップ処理またはラップ処理
- 2の補数出力またはオフセット・バイナリ出力
- 1個のパッケージに4個の独立したデジタル・トランスミッタを収納
- RAM 係数フィルタ (RCF)
- プログラマブルな IFおよび各チャンネルの変調
- プログラマブルな補間RAM係数フィルタ
- π/4-DQPSK 差分位相エンコーダ
- 3π/8-PSK リニア・エンコーダ
- 8-PSK リニア・エンコーダ
- プログラマブルなGMSK ルックアップ・テーブル
- プログラマブルなQPSK ルックアップ・テーブル
- オールパス型位相イコライザ
- プログラマブルな微調整スケーラ
- プログラマブルなパワー・ランプ・ユニット
- 高速なCIC補間フィルタ
- 非整数補間レート用のデジタル・リサンプリング
- NCO周波数変換
- キャリア出力：DC ～ 52 MHz
- スプリアス性能：－100dBc以上
- 各チャンネル別の3線式シリアル・データ入力
- 双方向シリアル・クロックおよびフレーム
- マイクロプロセッサ制御
- 2.5V CMOSコア、3.3V出力、5V入力
- JTAGバウンダリ・スキャン
AD6623は、デジタル信号プロセッサ（DSP）から出力されるベースバンド・データから、送信A/Dコンバータ（TxDAC®s）へ入力する広帯域データを発生する4チャンネルの送信信号プロセッサ（TSP）です。最新のTxDACは、1次中間周波数（IF）を直接生成するために必要な十分高いサンプリング・レート、アナログ帯域幅、ダイナミック・レンジを持っています。AD6623は、これらTxDACに入力するマルチキャリア・デジタル信号およびマルチスタンダード・デジタル信号を合成します。RAMベースのアーキテクチャを使用しているため、マルチモード・アプリケーションに対する再設定を容易に行うことができます。変調、パルス整形、アンチイメージング・フィルタ、スタティック等化、同調の各機能が1個のコスト・パフォーマンスの優れたデバイスに集積されています。 デジタルIF信号処理は、広いダイナミック・レンジを持つ同等のアナログ設計に比べて優れた製造の安定性、高精度、柔軟性を提供します。
AD6623はAD6622とピン・コンパチブルであり、AD6622互換制御レジスタ・モードで動作できます。
各TSPは、5個のカスケード接続された信号処理エレメントから構成されています: プログラマブルな補間RAM係数フィルタ（RCF）、プログラマブルなスケールおよびパワー・ランプ、プログラマブルなカスケード積分型5次コーム（CIC5）補間フィルタ、柔軟なリサンプリング・カスケード積分型2次コーム・フィルタ（rCIC2）、数値制御オシレータ／チューナ（NCO）。 AD6623は同期回路およびカスケード接続可能な広帯域チャンネル加算器を持つ、4個の同じ構成のデジタルTSPで構成されています。 4個のTSPの出力はデバイス内部で加算およびスケーリングされます。 マルチキャリア・チャンネル広帯域トランスミッタでは、双方向バスによりパラレル（広帯域） IF入力／出力で2つ目のDACを駆動することができます。 この動作モードではAD6623の2つのチャンネルが1つのDACを駆動し、残りの2つのチャンネルが2つ目のDACを駆動します。 前段デバイスのOUT[17：0]を使って後段デバイスのINOUT[17：0]を駆動するようにして複数のAD6623を接続することができます。 あるいは、ソフトウェアからINOUT[17：0]をマスクして、前段AD6623の出力を無視することもできます。
各チャンネルは、デジタル信号プロセッサ（DSP）のシリアル・ポートに直接接続できる独立したシリアル・ポートからデータを入力します。 AD6623は、3.3VのI/O電源と2.5Vのコア電源を使用しています。 すべてのI/Oピンは5V動作に対応できます。すべての制御レジスタと係数値は、汎用マイクロプロセッサ・インターフェースを経由して書き込みます。 インテル社とモトローラ社のマイクロプロセッサ・バス・モードをサポートしています。すべての入力と出力はLVCMOS互換です。
アプリケーション
- 移動電話／PCS基地局
- マイクロ／ピコ・セル基地局
- ワイヤレス・ローカル・ループ基地局
- マルチキャリア、マルチモード・デジタル送信
- GSM、EDGE、IS136、PHS、IS95、TDS CDMA、UMTS、CDMA2000
- フェーズド・アレイ・ビーム形成アンテナ
- ソフトウェア定義の無線
- 0.025Hzを上回る同調分解能
- 実数出力または複素数出力
ドキュメント
データシート 2
アプリケーション・ノート 3
技術記事 2
製品ハイライト 1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD6623ABC | 196-Ball CSPBGA (15mm x 15mm x 1.7mm) | ||
| AD6623ABCZ | 196-Ball CSPBGA (15mm x 15mm x 1.7mm) | ||
| AD6623AS | 128-Lead MQFP (14mm x 20mm) | ||
| AD6623ASZ | 128-Lead MQFP (14mm x 20mm) |
| 製品モデル | 製品ライフサイクル | PCN |
|---|---|---|
|
12 7, 2016 - 16_0033 Assembly Relocation to Stats ChipPAC Jiangyin and Test Transfer to Stats ChipPAC Singapore of Select QFP Products |
||
| AD6623ASZ | 製造中 | |
|
1 5, 2009 - 07_0077 Certification of STATSChipPAC Shanghai, China and AMKOR Philippines as additional sources for Assembly & Test of QFP Packages |
||
| AD6623ASZ | 製造中 | |
これは最新改訂バージョンのデータシートです。