AD3552R

新規設計に推奨

デュアル・チャンネル、16ビット、33MUPS、マルチスパン、マルチIO SPI DAC

データシート (Rev. B)
製品セレクション・テーブル
製品モデル
2
1Ku当たりの価格
最低価格：$37.45
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • 16ビット分解能
  • 33MUPSシングル・チャンネル・レート（高速モード）
  • 22MUPSシングル・チャンネル・レート（高精度モード）
  • 65nsの小信号セトリング・タイム、0.1%の精度
  • 100nsの大信号セトリング・タイム、0.1%の精度
  • 非常に小さいグリッチ：<50pV×s
  • 超低遅延：5ns
  • THD：1kHz時に−105dB
  • 高度に設定可能な出力電圧のスパンとオフセット
  • 1.2V～1.8Vロジック・レベルに互換
  • シングル（標準）、デュアル、クワッドSPIモード
  • 複数のエラー検出器（アナログ領域とデジタル領域）
  • 2.5Vの内部電圧リファレンス、10ppm/°Cの温度係数（最大値）
  • 5 mm × 5 mm LFCSP
AD3552R
デュアル・チャンネル、16ビット、33MUPS、マルチスパン、マルチIO SPI DAC
AD3552R Functional Block Diagram AD3552R Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 2

ユーザ・ガイド 1

さらに詳しく
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ソフトウェア・リソース

デバイス・ドライバ 6

ハードウェア・エコシステム

製品モデル 製品ライフサイクル 詳細
シリーズ電圧リファレンス 1
ADR4525
製造中 2.5V電圧リファレンス、超低ノイズ、高精度
低入力バイアス電流オペアンプ（100pA以下） 1
AD8065
製造中 オペアンプ、145MHz、高性能、 FastFET™
Modal heading
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成

ツールおよびシミュレーション

LTspice 1

下記製品はLTspiceで使用することが出来ます。:

  • AD3552R

IBISモデル 1

LTspice

LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

 

評価用キット

eval board
schematic 1
schematic 2
schematic 3
schematic 4
AD-PAARRAY3552R-SL

RF Front-end GaN Power Amplifier Biasing, Protection, and Control Reference Design

今すぐ購入 詳細を表示

機能と利点

  • Designed to cover full Tx signal chains with integrated MCU and user-friendly GUI for faster and easier integration
  • Supports fault event protection - overvoltage (OV), overcurrent (OC), and overtemperature (OT)
  • Supports ultrafast sub-µs GaN gate voltage switching ~ (<1 µs)
  • Supports ultrafast (<10 µs) fault event protection from detection up to GaN gate pinch-off
  • Wide range of gate bias voltages from -10 V to +10 V
  • Configurable power-up and power-down sequence

製品詳細

The AD-PAARRAY3552R-SL reference design provides control, protection, and proper biasing sequence for GaN power amplifier (PA) arrays. The design incorporates the AD3553R high-speed, dual-channel, 16-bit DAC to support the ultrafast sub-µs voltage settling time of GaN gates.

Key fault events, including overvoltage, overcurrent, and overtemperature, are effectively managed by the LTC7000, a static switch driver responsible for system fault protection.

The on-board MAX32666 ultralow-power ARM® Cortex®-M4 microprocessor provides essential debug and programming features for a comprehensive software development experience with the system. The system's firmware is built on ADI's open-source no-OS framework and includes a user-friendly graphical interface (GUI) for evaluation. Updates are easily applied through an SWD UART bootloader, streamlining prototyping.

The system can be powered by an external +48 V supply, requiring high current capabilities.

APPLICATIONS

  • 5G massive MIMOs
  • Macro base stations
Specifications
Fault Events
Fault Default Limit
Overvoltage +55 V
Overcurrent 3.5 A
Overtemperature 75°C
Output Ports
Port Name No. of ports
GaN gate ports 6
+48 V Gan drain ports 4
+5 V ports 5
Enable ports 2
Power Supply
External +48 V DC at 5 A
Operating Conditions
Temperature Range 45°C to +75°C

eval board
schematic 5
schematic 6
schematic 7
EVAL-AD3552R

低ドリフト、超高速、16ビットの精度の電流出力D/Aコンバータ（DAC）であるAD3552R-16の評価用ボード

今すぐ購入 詳細を表示

機能と利点

  • AD3552R用のフル機能評価用ボード
  • 2つのトランスインピーダンス・アンプ・オプションを利用可能
  • 選択可能なトランスインピーダンス・ゲイン
  • 内蔵または外付けの電源
  • 内蔵または外付けの電圧リファレンス
  • 外部同期用のクロックおよびトリガ入力
  • コントローラ・ボードSDP-H1に接続

製品詳細

EVAL-AD3552RFMCxZは、超高速、16ビットの精度のDACであるAD3552Rの評価用ボードです。ボードには2つの種類があります。高速用のEVAL-AD3552RFMC1Zと高精度用のEVALAD3552RFMC2Zがあり、トランスインピーダンス・アンプと対応する帰還コンデンサのみが異なります。

ボードでは、DACのすべての出力範囲、波形生成、電源とリファレンスのオプションをテストできます。

EVAL-AD3552RFMCxZは、システム・デモンストレーション・プラットフォーム（SDP-H1ボード）を介してPCのUSBポートにインターフェースします。ポジションP5でピン・ヘッダー・コネクタを使用して異なるコントローラ・ボードにも接続できます。
AD-PAARRAY3552R-SL
RF Front-end GaN Power Amplifier Biasing, Protection, and Control Reference Design
AD-PAARRAY3552R-SL Block Diagram AD-PAARRAY3552R-SL Board Photo Angle View AD-PAARRAY3552R-SL Board Photo Top View AD-PAARRAY3552R-SL Board Photo Bottom View
EVAL-AD3552R
低ドリフト、超高速、16ビットの精度の電流出力D/Aコンバータ（DAC）であるAD3552R-16の評価用ボード
AD3552R Evaluation Board - Angle View AD3552R Evaluation Board - Top View AD3552R Evaluation Board - Bottom View

リファレンス・デザイン

Figure 1. CN0585 Simplified Block Diagram
Figure 1. CN0585 Simplified Block Diagram
EVAL-CN0585-FMCZ Angle View
EVAL-CN0585-FMCZ Bottom View
EVAL-CN0585-FMCZ Top View
CN0585 Circuits from the Lab®

Quad Channel, Low Latency, Data Acquisition and Signal Generation Module

詳細なリファレンス・デザインを表示

機能と利点

  • 4 Analog Input Channels with Configurable Voltage Ranges
  • 4 Analog Output Channels with Configurable Voltage Ranges
  • 200 ns Latency between ADC Measurement and DAC Settling
  • Analog Front End Interface Connector
  • Modeling and Simulation Compatible with MATLAB and Python
  • FMC Connector Interface to FPGA
Figure 1. Simplified Block Diagram
Figure 1. Simplified Block Diagram
CN0584 Kit
CN0584 - Angle View
CN0584 - Top View
CN0584 - Bottom View
CN0584 Circuits from the Lab®

高精度低遅延開発キット

詳細なリファレンス・デザインを表示

機能と利点

  • 電圧レンジを設定可能な4つのアナログ入力チャンネル
  • 電圧レンジを設定可能な4つのアナログ出力チャンネル
  • ADC測定からDACがセトリングするまでの遅延：250ns
  • RxパスまたはTxパスのアナログ・フロント・エンドの基板モデリングおよびシミュレーションはMATLABおよびPythonに対応
  • 電源接続およびデジタル接続はすべてインターフェース・コネクタを介して実現
CN0585
Quad Channel, Low Latency, Data Acquisition and Signal Generation Module
Figure 1. CN0585 Simplified Block Diagram
EVAL-CN0585-FMCZ Angle View
EVAL-CN0585-FMCZ Bottom View
EVAL-CN0585-FMCZ Top View
CN0584
高精度低遅延開発キット
Figure 1. Simplified Block Diagram
CN0584 Kit
CN0584 - Angle View
CN0584 - Top View
CN0584 - Bottom View

最新のディスカッション

1 週前
RE: Missing VLNV for AD3552r IP Cell
2 週前
RE: HDL Code Help - AD CN0585 IP in Vivado
EngineerZone®で関連するディスカッションを見る

最近表示した製品