CN0511

RF 信号発生器の動作

高周波数の RF発生器、とりわけマイクロ波の周波数においては、これまでフェーズ・ロック・ループ（PLL）ベースのシンセサイザが使用されてきましたが、DAC ベースの DDS 技術には、PLL に対して、シンプルさ、低歪み、高分解能のチューニング、周波数変調・位相変調・振幅変調をほぼ瞬時にできること、などのメリットがあります。代表的な DDS ベースの信号発生器を図 2 に示します。位相アキュムレータと振幅／サイン波コンバータによって数値制御発振器（NCO）が構成されています。チューニング・ワードを位相アキュムレータに入力し、出力上昇率の傾きを決定します。アキュムレータの上位ビットは振幅／サイン波コンバータを通過して D/A コンバータに送られます。

D/A コンバータ

AD9166は DC～9GHzベクトル信号発生器で、6GSPS（1x、ノンリターン・ゼロ）の DAC、8 レーン、12.5Gbps の JESD204B データ・インターフェース、複数の NCOを備えた DDS、および詳細な設定が可能なデジタル・データ・パス（インターポレーション・フィルタ、広帯域 FIR85フィルタ、反転 SINC 補償、およびデジタル・ミキサーを内蔵）が集積されており、スペクトルの設計を柔軟に行えます。

AD9166 の DAC コアはクワッドスイッチ・アーキテクチャに基づいており、設定を変更することで DAC コアの有効更新レートを 6GHz の入力サンプリング・クロックから 12GSPS まで増やすことができます。DAC は、5GHz のシングル・トーン RF 出力で−143dBc/Hz のノイズ・スペクトル密度（NSD）性能を備えています。スプリアスフリー・ダイナミック・レンジ（SFDR）は、51MHz で 83dB、451MHz で 66dB、4.051GHz で 38dB（それぞれ代表値）です。

差動入力シングルエンド出力のバッファは高価な広帯域バランを不要にし、DC から 9GHz まで、DAC コアの全動作範囲をサポートします。DC カップリング出力は、外部バイアス・ティーや同様の回路の追加を必要とすることなくベースバンド波形の生成を可能にします。

AD9166はリターン・ゼロおよびミックス・モードの動作にも対応しており、第 2、第 3、第 4 ナイキスト・ゾーンまで動作を拡張することができます。これらのモードにおける SINCのロールオフを図 3 に示します。代表的な性能については、AD9166 のデータシートを参照してください。

JESD204Bインターフェースを介してベースバンド・データを変調することを目的とする一方、データ入力をディスエーブルして DC 値と NCO 出力を混合することも可能です。これにより、AD9166 はシングルチップで DC～5.5GHz の低歪み、超低位相ノイズ RF 信号発生器として機能します。

出力イネーブル
 

一般的な信号発生器のアプリケーションでは、接続した高感度の RF デバイスが損傷を受けないように、出力をオン／オフ制御できることが重要です。AD9166 の出力は、TX_ENABLE ピンを使用することで容易に DAC 出力のイネーブル／ディスエーブルが可能です。

TX_ENABLE ピンは、DAC 出力をイネーブル／ディスエーブルするタイミングの高精度設定、NCO 位相アキュムレータのリセット、DAC のフルスケール電流のランプ・アップ（およびランプ・ダウン）などの機能にも使用できます。TX_ENABLE の機能の詳細については、AD9166のデータシートを参照してください。

振幅と周波数の制御

振幅出力
 

AD9166 の出力は、50Ω（DC 時）で内部終端されたシングルエンド出力で、広帯域 50Ω 環境とのインターフェースを容易にするためにバイポーラ出力段を備えています。図 4 に、等価出力回路を示します。出力段は内部でバイアスされ終端されているので、外付けのバイアス部品や終端部品は必要なく、50Ω のグラウンド基準負荷を持つ下流側のデバイスに直接接続することができます。

NCO オンリー・モードには、実質的に次の 2 つのパラメータがあり、これによってサイン出力の振幅を制御します。

• DAC 出力電流 I_OUTFSはデジタル制御可能な電流リファレンスで、DAC のフルスケール出力電流を決定します。
• DC_TEST_DATA（DC テスト・データ・ワード）は 16 ビットのデジタル値で、NCO オンリー・モードのときには、ベースバンド・データの代わりに NCO 出力をこの値に混合（乗算）します。
   

I_OUTFSの値は、式 1を使用して ANA_FULL_SCALE_CURRENTレジスタを設定することで、8mA～40mA の範囲でデジタル的に調整できます。

ここで、
ANA_FULL_SCALE_CURRENT は DAC のアナログ・フルスケール電流の調整値、
I_OUTFSは AD9166 のフルスケール出力電流（単位：mA）です。

図 5 に、様々な I_OUTFS および DC_TEST_DATA 設定値でのAD9166 の未補正出力を示します。上方の曲線は、I_OUTFS とDC_TEST_DATA の両方の設定を最大値（それぞれ 40mA と32767）にしたときのものです。下方の青線は、I_OUTFS は 40mAですが DC_TEST_DATA を 16422 に設定しており、出力電力は6dB 低減しています。下方の赤線は、I_OUTFS を 20mA に設定し、DC_TEST_DATA を最大値の 32767 に設定したもので、出力電力は 6.02dB 低減しています。

この 2つのパラメータを考慮に入れたときの AD9166のピーク toピーク出力電圧は、式 2 で与えられます。

ここで、
VOUT_PPはピーク to ピーク出力電圧、
DC_TEST_DATA はデジタル・スケーリング・ファクタ、
0.8 は AD9166 の出力アンプのゲインです。

出力（単位：dBm）は、式 3 で計算できます。

I_OUTFS の初期許容誤差は、40mA 設定時に−10.5%～+3.25%、8mA設定時に−7.9%～+7.1%です。この許容誤差を考慮して、初期のキャリブレーションを実施することができます。

必要な出力振幅が 0dBm の場合、DC_TEST_DATA を 32767 に設定し、振幅が目標値に達するまでI_OUTFSを下げます。通常、この場合の I_OUTFSは 16mA になります。

帯域の平坦性
 

CN0511 の帯域平坦性にはいくつかの要素が影響します。図 3 に示す SINCのロールオフの影響は避けられませんが、予測が可能です。また、出力インピーダンスも周波数と共に変化し、公称値は DC で 50Ω、2.24GHz で 23.91 − j12.44Ω、4.22GHz で 11.2 + j3.91Ω です（スミス・チャートについては AD9166 のデータシートを参照してください）。この出力インピーダンスの変化は、負荷時のインピーダンス・ミスマッチと共に出力振幅に対して周波数に依存した変化を生じさせます。

動作周波数範囲にわたる振幅出力の平坦性を求めるため、CN0511 の周波数応答を解析します。帯域の平坦性試験では、AD9166 を NCO オンリー・モードで動作させ、99MHz～5.8GHzの範囲を 2MHz ステップで掃引します。

図 5 に示したプロットは、I_OUTFS と DC_TEST_DATA を様々に組み合わせて周波数を掃引したときの出力電力値です。CN0511 は2GHz より低い周波数では比較的平坦な応答を示し、高周波数になるとロールオフし始め、5.8GHzでは出力電力が約−6dB減少することが分かります。図 5 のプロットには、CN0511 とスペクトラム・アナライザの間のケーブル損失が含まれていないことに注意してください。

出力電力のキャリブレーション
 

帯域平坦性は信号発生器のアプリケーションにおいて重要なパラメータであるため、広帯域で振幅のキャリブレーションを行って CN0511 の振幅誤差を補正します。CN0511 の動作周波数の全範囲を 100MHz ステップで掃引し、RF パワー・メータを使用して出力電力を測定します。 0dBm、 −10dBm、 −20dBm、−30dBm、−40dBm の 5 つの出力電力でこの測定を繰り返して補正係数を求め、CN0511 の出力電力応答を平坦化します。各周波数において、32767 = 0dBm を基準に、必要な出力電力になるよう DC_TEST_DATA を設定します。その後、正しい出力電力に達するまで I_OUTFS が増加します。補正係数は内蔵の EEPROM に保存され、ソフトウェアによって振幅誤差を補正することにより、0dBm～−40dBm の範囲で+/−0.5dB 以下の平坦性が総帯域幅にわたり得られます。

図 6 に、代表的な CN0511 での、様々な出力電力レベルにおける広帯域で補正された帯域平坦性を示します。

周波数出力
 

AD9166 には、以下の 2 つの NCO 機能が実装されています。

• シングル・トーン生成用の 48 ビット、デュアルモジュラスNCO
• それぞれ 32 ビットの位相アキュムレータを内蔵する 32 個のNCO で構成された高速周波数ホッピング（FFH）NCO
   

AD9166 のメインの 48 ビット NCO は、デュアルモジュラス・モードで使用し、48 ビット精度を超えるフラクショナル周波数を生成します。AD9166のプログラマブル・モジュラス機能は、式4 を使用して分数 M/N を表せるように実装されています。

ここで、
f_CARRIERは出力周波数、
f_DACは DAC のサンプリング周波数、
X は Frequency Tuning Word レジスタの設定値、
A は Accumulator Delta レジスタの設定値、
B は Accumulator Modulus レジスタの設定値、
M および N は整数で、ナイキストのサンプリング条件を満たすため、
M < (N/2)
という関係になります。

式 4 の形は、X が整数部分を表し A/B が分数部分を表す複合周波数チューニング・ワードであることを示唆しています。X、A、B は、図 7 のモジュラス制御ロジックに入力します。48 ビットのモジュラス、12GHz の f_DACでは、周波数分解能は

デュアルモジュラス・モードにすると更に周波数分解能を高くすることができます。モジュラス NCO モードの詳細については、AD9166のデータシート、およびアプリケーション・ノート AN-953 を参照してください。

FFH NCO モードでは、32 個の周波数チューニング・ワードを予めロードしておくことで、1 回のレジスタ書込みで任意のワードを選択することができます。32ビットの NCOの周波数分解能は、12GHz の f_DACで 2.79Hz です。位相連続ホッピング、位相不連続ホッピング、および位相コヒーレント・ホッピング・モードが使用できます。100MHz のシリアル・ペリフェラル・インターフェース（SPI）では、最高 260ns のホッピングとドウェル時間が可能です。

図 8 に位相コヒーレント周波数ホッピングを示します。1 つのNCO チューニング・ワードに周波数 A がプログラムされ、他のワードに周波数 B がプログラムされています。位相コヒーレント・スイッチング・モードをイネーブルすると、NCO の位相アキュムレータすべてが同時にカウントを開始して、現在どのNCO 出力が選択されているかに関わらず、すべてがカウントを続けます。このようにして、個々の NCO の周波数を選ぶことができ、これらの周波数は常に位相コヒーレントです。

システム・クロック

ADF4372 シンセサイザ
 

CN0511 は、外付けのループ・フィルタおよびリファレンス周波数を使用する場合、ADF4372 PLL を使用してフラクショナル NまたはインテジャーN の周波数シンセサイザを実現することができます。最適な整数境界スプリアスと位相ノイズ性能を得るため、ADF4372 は REFP ピンに供給されるシングルエンドのリファレンス入力信号を使用します。ADF4372 には、RF8x ポートを使用して最大 8000MHz の基本周波数を出力する VCO が内蔵されています。更に、VCO 周波数を 1、2、4、8、16、32、または 64 分周の回路に接続することで、RF8x で最小 62.5MHz の RF出力周波数を生成できます。

ADF4372 の RF8x 出力ピンのペアは、バイポーラ（NPN）差動ペアのコレクタで、VCO のバッファ付き出力によって駆動されます。また 50Ω 抵抗を内蔵しています（図 9 参照）。消費電力と出力電力の間の条件を最適化するために、差動ペアのテール電流を設定できます。4 つの電流レベルを設定でき、これらのレベルから、約−4dBm～+5dBm の出力電力レベルが得られます。

式 5を使用して、ADF4372シンセサイザの RF出力周波数を設定します。

ここで、
f_RFOUTは RF 出力周波数、
INTは分周係数の整数値、
FRAC1 はフラクショナル値、
FRAC2 は補助フラクショナル値、
MOD1 は固定の 25 ビット・モジュラス、
MOD2 は補助モジュラス、
RF_Divider は VCO 周波数を分周する出力分周比です。

f_PFDは位相周波数検出器の周波数で、式 6 を使用して求めることができます。

ここで、
REF_INはリファレンス周波数入力、
D は REF_INダブラ・ビット、
R はリファレンス分周係数、
T はリファレンス 2 分周ビット（0 または 1）です。

リファレンス入力周波数
 

ADF4372 には、リファレンス入力周波数が必要です。これを乗算して 6GHz の AD9166 用クロックを生成します。

EVAL-CN0511-RPIZ には、1MHz オフセットで-166dBc/Hz の位相ノイズ性能を持つ、超低位相ノイズの 122.88MHz CMOS 電圧制御水晶発振器（VCXO）が内蔵されています。この内蔵VCXO により、高価な装置を追加する必要がなく、すぐにCN0511 を起動して評価することが可能です。

内蔵発振器の初期許容誤差は 20ppm（代表値）で、多くの試験／計測アプリケーションに適しています。更に高い精度が求められる場合は、電圧出力 DAC の AD5693R を使用すると VCXOクロック周波数を調整することができ、クロックをプログラマブルにトリミングすることで精度を向上させることが可能です。

その代わりに、周波数チューニング・ワードにオフセットを追加することによって AD9166 の出力周波数をトリミングすることもできます。48 ビットの NCO の分解能では 42.6µHz のトリミング周波数分解能を実現できます。

システム・ノイズの低減、周波数精度や周波数ドリフトの向上が求められる場合、あるいはCN0511を外部の装置と同期する必要がある場合には、外部リファレンス周波数をクロック・リファレンス・コネクタに入力することができます。外部クロック源は、リファレンス入力の最大周波数である 500MHz を超えてはなりません。

AD9166 のクロック・リファレンス入力
 

AD9166は、差動クロック源やシングルエンド・クロック源と直接インターフェースを取ることのできる、低ジッタの差動クロック・レシーバーを内蔵しています。入力は 90Ω の公称インピーダンスで自己バイアスされているので、クロック源を CLK±入力ピンに AC カップリングすることを推奨します。公称差動入力は 1Vp-p ですが、クロック・レシーバーは 250mVp-p から2.0Vp-p までの範囲で動作可能です。

図 10に、ADF4372低位相ノイズ／低ジッタ PLLをベースとするAD9166 用クロック源を示します。

クロック源の品質、および AD9166 クロック入力へのインターフェースは、AC 性能に直接影響します。ターゲット・アプリケーションの条件を満たす位相ノイズとスプリアス特性を備えたクロック源を選択してください。所定の周波数オフセットにおけるクロック源の位相ノイズとスプリアスは、出力信号に直接影響します。

性能の向上度合いは、外付け部品の位相バランスや内部クロック・パスによっても異なります。プロセスにばらつきがあると、同じ構成のデバイスであっても、その全体を通じた位相バランスに差異が生じます。したがって、より高いレベルのイメージ除去性能が求められる場合は、各システムを個別に補正すると良好な結果が得ることが可能になります。AD9166 は、Clock Phase Tune レジスタを使用して位相バランスを補正することができます。CLK+または CLK−には、20fF 刻みで最大 620fF を追加することができます。

電源アーキテクチャ

Raspberry Piから電源を供給し、RFアンプがイネーブルになっている場合、このシステムは約 6W を消費します。図 11 は、スイッチとリニア電圧レギュレータそれぞれの効率と電力損失を表したシステムの電力マップです。

AD9166のクロック電源はデバイス上で最もノイズの影響を受けやすい電源であり、位相ノイズやその他のスペクトル成分が変調されて出力信号に直接現れます。変調ノイズが出力信号に直接現れるという点では、AD9166 の DAC 出力の電源レール（+2.5V および−1.2V）とアンプの電源レール（+5V、+3.3V、および−5V）も懸念となる箇所です。

AD9166 と ADF4372 の電力配分を表 1 に示します。システムの負荷条件に基づき、90%の効率を達成するため、スイッチング・レギュレータは LTM8045、LTM4622、および ADP5073が選択されています。DAC、アンプ、PLL、および VCO に電力を供給する低ドロップアウト・リニア電圧レギュレータ（LDO）には、できる限り最高の位相ノイズ性能を得るため、超低ノイズ、高 PSRR の ADM7150、ADM7154、ADP1761 といったデバイスが選択されています。

電源シーケンス

AD9166には、内部回路の損傷を防ぐために電源シーケンシングが必要です。図 12 に示すように CN0511 を正しい順序で起動するため、電源シーケンサ・チップの LTC2928 を使用します。

LTC2928 は最大 4 つの電圧レールを監視／管理し、パワー・オン時間を個々に制御します。他にも、低電圧および過電圧の監視とレポート、マイクロプロセッサのリセット生成などの監視機能を CN0511 システムに提供します。

パワーアップ・シーケンスは V1 から V3 の順に行われます。各グループ内の電源は、同時にパワーアップしてセトリングする必要があります。各グループ内でセトリング時間の最も長い電源をモニタして、次のグループのシーケンシングへ移る前にすべての電源がその目標電圧にセトリングするようにします。CN0511 ではパワーダウン・シーケンスに関する条件はありません。

熱に対する考慮事項

AD9166 は、アプリケーションや設定にもよりますが、約 4W を消費します。AD9166は、露出ダイ・パッケージを使用することで熱抵抗を低減し、ダイを直接冷却できるようになっています。ヒート・シンクとファンを使用してパッケージの熱を放散させます。

図 13 と図 14 に、ヒート・シンクが無い場合とヒート・シンクを取り付けた場合の 2つの条件で CN0511リファレンス設計をテストした結果を示します。サーマル・カメラが示す温度測定値は、CN0511 が動作しているときの表面温度です。ヒート・シンクが無い場合、ADF4372 デバイスが約 86.5ºC の最も高い測定値を示しました。

ヒート・シンクを取り付けた場合、LTM4622 が最も高い測定値を示し、約 60.6ºC でした。

ADF4372 と AD9166 には温度センサーが内蔵されており、ソフトウェアから読み出すことができるため、両デバイスのジャンクション温度もソフトウェアで読み出しました。ADF4372 とAD9166の最大安全動作温度は、ジャンクション温度で決定されます。

表 2 に示すように、ヒート・シンクが無いと ADF4372 は最も高い温度の 95.5ºC になります。これはまだ絶対最大動作温度の105ºC より低いものの、このときの周囲温度は約 25ºC でした。もっと高い周囲温度で 105ºC を超えないようにするには、ヒート・シンクが必要です。

ヒート・シンクを取り付けると、ADF4372 の動作温度は 63.5ºCまで低下します（約 30ºC の低下）。ヒート・シンクを取り付けることで ADF4372 のジャンクション温度が改善すると、結果的に位相ノイズも 2dBc/Hz から 3dBc/Hz 改善します。

レイアウト時の考慮事項

熱性能は、プリント回路基板（PCB）の設計と動作環境に直接関連しています。設計において熱性能を向上させるには、PCBのサーマル・パッドにサーマル・ビアを使用します。ビア直径は 0.3mm～0.33mm とし、ビア・バレルを 1 オンスの銅でメッキします。

最大限の性能と、より高い出力周波数が必要とされるアプリケーションでは、PCB 材料の選択が結果に大きく影響します。図15 に PCB の層構成を示します。RF パターンが含まれる層にはRogers 4350 の誘電体材料を使用し、3GHz 以上の信号の減衰量を最小限に抑えると共に、RF 出力信号の完全性を確保します。