AD9551

最終販売

クロック・ジェネレータ、マルチサービス

データシート (Rev. B) 製品セレクション・テーブル

Viewing:

製品の詳細

いかなる2つの標準ネットワーク比間の変換
デュアル・リファレンス入力とデュアル・クロック出力
ピン・プログラマブルな標準ネットワーク・レートの変換
SPIプログラマブルなあらゆるレートの変換機能
出力周波数範囲：10MHz～900MHz
入力周波数範囲：19.44MHz～806MHz

VCOを内蔵
OC-192の高バンドジッタ発生要求に適合
標準フォーワード誤差補正（FEC）レートをサポート
ホールドオーバ動作をサポート　
ヒットレス・スイッチオーバと位相ビルドアウト（等しくないリファレンス周波数においても）をサポート
SPI互換の3線、プログラム用インターフェース

ドキュメント

データシート 1

AD9551: Multiservice Clock Generator Data Sheet (Rev.B) 09/22/2009

ユーザ・ガイド 1

UG-002: Evaluation Board User Guide 05/04/2009

これは最新改訂バージョンのデータシートです。

ソフトウェア・リソース

必要なソフトウェア／ドライバが見つかりませんか？

ドライバ／ソフトウェアをリクエスト

ツールおよびシミュレーション

AD9551 IBIS Models 1

AD9551 (All Models/All Speed Grades)

評価用キット

AD9551 Evaluation Board

今すぐ購入詳細を表示

機能と利点

Simple power connection using USB connection and on-board LDO voltage regulators
LDOs are easily bypassed for power measurements
AC-coupled differential LVPECL SMA connectors
SMA connectors for
2 reference inputs
2 PLL lock detect outputs
Microsoft Windows®–based evaluation software with simple graphical user interface
On-board PLL loop filter
Easy access to digital I/O and diagnostic signals via I/O header
Status LEDs for diagnostic signals
USB computer interface
Dip switch configurable for manual operation
Software calculator provides flexibility, allowing programming almost any rational input/output frequency ratio

製品詳細

The AD9551 Revision D evaluation board is a compact, easy to use platform for evaluating all features of the AD9551 multiservice clock generator.

The AD9551 accepts one or two reference input signals to synthesize one or two output signals. The AD9551 uses a fractional-N PLL that precisely translates the reference frequency to the desired output frequency. The input receivers and output drivers provide both single-ended and differential operation. Reference conditioning and switchover circuitry internally synchronizes the two references so that if one reference fails, there is virtually no phase perturbation at the output.

The AD9551 uses an external crystal and an internal DCXO to provide for holdover operation. If both references fail, the device maintains a steady output signal. This may mislead you to believe that the PLL is locked and the board is configured properly. A simple test is to move the input REF A or REF B clock a few kilohertz and verify that the changes in output frequency track the input.