AD9083

新規設計に推奨

16チャンネル、125MHz帯域幅、JESD204B A/Dコンバータ

データシート (Rev. 0)
製品セレクション・テーブル
利用上の注意

本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.J）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
Viewing:
  • 製品の詳細
  • ドキュメント
  • ソフトウェア・リソース
  • ハードウェア・エコシステム
  • ツールおよびシミュレーション
  • 評価用キット
  • 最新のディスカッション
    •

    製品の詳細

    • 動作電源電圧：1.0V～1.8V
    • アナログ入力帯域幅：125MHz
    • 2GSPSのサンプル・レート
    • 100MHzの帯域幅でのノイズ・スペクトル密度：−145dBFS/Hz、2.0GSPSエンコード
    • 100MHzの帯域幅、2.0GSPSエンコードでのS/N比：66dBFS
    • 15.625MHzの帯域幅、2.0GSPSエンコードでのS/N比：82dBFS
    • 100MHzの帯域幅、2.0GSPSエンコードでのSFDR：60dBc
    • 15.625MHzの帯域幅、2.0GSPSエンコードでのSFDR：80dBc
    • 大信号ディザ
    • 2.0GSPSでのチャンネルあたりの全電力：90mW（デフォルト設定値）、チャンネルあたりの最小電力：35mW
    • 柔軟な入力範囲：0.5Vp-p～2Vp-p差動
    • 2.0GSPSエンコードでのチャンネル・クロストーク：90dB
    • デジタル・プロセッサ
      • CICデシメーション・フィルタ
      • プログラマブルDDC
      • データ・ゲート
    • JESD204Bサブクラス1エンコード出力
      • 最大16Gbps/レーンをサポート
      • 柔軟なサンプル・データ処理
      • 柔軟なJESD204Bレーン構成
    • シリアル・ポート制御
    AD9083
    16チャンネル、125MHz帯域幅、JESD204B A/Dコンバータ
    質問する
    サポート

    アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

    ドキュメント

    データシート 2

    ユーザ・ガイド 1

    さらに詳しく

    ソフトウェア・リソース

    デバイス・ドライバ 3

    • AD9083 GitHub no-OS Driver Source Code
    • AD9083 GitHub Linux Driver Source Code

      • APIデバイス・ドライバ 1

      デバイスのアプリケーション・プログラミング・インターフェース（API）のC言語ドライバは、参照用コードとして提供されており、ユーザーが、高度な関数呼び出しを使用して製品を迅速に設定できるようにします。このライブラリは、アプリケーションとハードウェアの間で抽象化レイヤとして機能します。APIはC言語のC99で開発されており、プロセッサとオペレーティング・システムに依存しない統合を保証しています。プラットフォーム固有のコード・ベースをAPI HAL層に統合することで、このアプリケーション層のコードを組込みシステムに移植することができます。

      このソフトウェア・パッケージをリクエストするには、MyAnalogアカウントでサイン・インした状態でソフトウェアのリクエスト・フォームにアクセスし、対象ハードウェアの項目で「High Speed Data Converters（高速データ・コンバータ）」を選択し、ご希望のAPI製品パッケージを選択してください。さらに、Apollo MxFE™専用に2つのソフトウェア・パッケージが利用可能です。PyApp/ACE用評価パッケージがあり、さまざまなユースケースに対応したFPGAのバイナリ・ファイルが用意されています。ソフトウェアが提供された時点で、メール通知が送信されます。

    ハードウェア・エコシステム

    製品モデル 製品ライフサイクル 詳細
    µModule 降圧レギュレータ 1
    LTM8074
    		新規設計に推奨 40 VIN、1.2 A Silent Switcher ®（サイレント・スイッチャ） µモジュール・レギュレータ
    クロック生成デバイス 1
    AD9528
    		新規設計に推奨

    クロック・ジェネレータ、14 LVDS / HSTL出力、JESD204B対応

    ※英文データシート（Rev.C）、和文データシート（Rev.0）に対する正誤表があります
    マイクロ波およびmmWaveレシーバー 1
    ADAR2004
    		新規設計に推奨 10GHz～40GHz、4 × LO乗算器／フィルタ搭載4チャンネルRxミキサー
    マイクロ波とミリ波のTx/Rx 1
    ADF5904
    		新規設計に推奨

    レシーバ・ダウンコンバータ、4チャンネル、24GHz
    Modal heading
    myAnalogに追加

    myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

    新規プロジェクトを作成

    ツールおよびシミュレーション

    ADC Companion Transport Layer RTL Code Generator Tool

    This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.

    ツールを開く

    AD9083 AMI Download

    ツールを開く
    LTspice

    LTspice®は、無料で提供される強力で高速な回路シミュレータと回路図入力、波形ビューワに改善を加え、アナログ回路のシミュレーションを容易にするためのモデルを搭載しています。

     

    評価用キット

    eval board
    schematic 1
    schematic 2
    schematic 3
    EVAL-AD9083

    AD9083評価用ボード

    今すぐ購入 詳細を表示

    機能と利点

    • AD9083用のフル機能評価用ボード
    • ACEソフトウェアによる制御用PCソフトウェア
    • AD9528の内蔵クロッキングにより、デバイスとFPGAのクロッキングを管理
    • 外部直接クロッキングに切り替えるオプション

    製品詳細

    AD9083EBZ評価用ボードには、AD9083を様々なモードおよび構成で動作させるのに必要なサポート回路がすべて内蔵されています。デバイスとのインターフェース接続に使用されるアプリケーション・ソフトウェアについての説明も含まれています。ACEソフトウェアを使用して性能評価を実施するには、AD9083EBZ評価用ボードをアナログ・デバイセズのADS8-V3EBZに接続します。

    ACEソフトウェアを使用すると、AD9083を各種モードに設定し、解析用のA/Dコンバータ（ADC）データを取得できます。

    eval board
    schematic 4
    schematic 5
    schematic 6
    ADS8-V3EBZ

    ADS8-V3EBZ FPGAコントローラ・ボード

    今すぐ購入 詳細を表示

    機能と利点

    • Xilinx Kintex UltraScale XCKU040-3FFVA1156E FPGA
    • 20個の16.375Gbpsトランシーバーを1つのFMC+コネクタでサポート
    • デュアルバンクDDR4 SDRAM
    • シンプルなUSB 3.0シリアル・ポート・インターフェース
    • 高速コンバータ評価用ボードをサポートするために1つのmicro SDカードが付属

    製品詳細

    ADS8-V3EBZは、仕様規定されているアナログ・デバイセズ高速コンバータ評価用ボードに接続すると、アナログ・デバイセズの評価用ソフトウェアとの連携により、データのキャプチャ／送信ボードおよび制御インターフェースとして機能します。最大16.375GbpsのJESD204B/Cシリアル・ライン・レートを備えた高速データ・コンバータをサポートするように設計されたADS8-V3EBZのFPGAは、高速ADCのデータ・レシーバーとしてだけでなく、高速DACのトランスミッタとしても動作します。

    FPGAの性能上、レーン・レートが16.375 Gbps未満の使用例に限定されます（AD9081、AD9082に適用されます）。
    EVAL-AD9083
    AD9083評価用ボード
    ADS8-V3EBZ
    ADS8-V3EBZ FPGAコントローラ・ボード

    最新のディスカッション

    1 週前
    DNL and INL of AD9083
    5 週前
    AD9083 and ADS8-V3EBZ
    7 週前
    ZCU102 to ZCU111 migration 9083evb project GTYE4 timing error
    EngineerZone®で関連するディスカッションを見る