AD6636
新規設計には非推奨広帯域（デジタル）受信信号プロセッサ（RSP）、150 MSPS
- 製品モデル
- 4
- 1Ku当たりの価格
- 最低価格：$49.83
製品の詳細
- 広帯域信号を処理する独立した6個のチャンネル
- 6種類の広帯域キャリア(UMTS, CDMA2000, TD-SCDMAなど)を処理
- 150 MHzで動作の4シングル・エンド入力ポート又は2LVDSパラレル入力ポート（16 仮数ビット＋3指数ビット）
- 外部インターフェース・ロジックを使用する事により300MHz入力に対応可能
- 最大200 MHzで動作する3つの16ビット・パラレル出力ポート
- 実数入力ポート又は複素数入力ポート
- 複素数入力用直交補正とDC補正
- 最大34 MSPSの出力レートに対応可能
- 入力ポートのRMS/ピーク電力モニタ
- 外部デジタル可変ゲイン・アンプ（DVGA）用プログラマブル減衰制御
- チャンネルあたり3個の係数設定可能なFIRフィルタ
- チャンネルあたり1個のインターポレーション・ハーフ・バンド・フィルタ
AD6636は、広帯域幅の入力信号を必要とするダイレクトIFサンプリングまたは高速サンプリング・ベースバンド無線向けに開発された（デジタル）受信信号プロセッサです。CDMA2000、UMTS、TD-SCDMAなどの広帯域幅の規格で要求される非常に高度なフィルタリング条件に合わせて性能が最適化されています。AD6636は、IFサンプリングADCまたはベースバンド・サンプリングADCを使用する無線システムで使用するために設計されています。
AD6636の信号処理段には、周波数変換器、カスケードされた5次の集積化コーム・フィルタ、2セットのカスケードされた固定係数有限インパルス応答（FIR）とハーフバンドのフィルタ、係数をプログラムできる3個のカスケードされた積和FIRフィルタ、インターポレーション・ハーフバンド・フィルタ（LHB）、デジタル自動ゲイン制御（AGC）ブロックがあります。チップへのデータの入力およびデータの出力に対するクロックとしてさまざまなモードが利用できるため、広範なデジタイザとフレキシブルにインターフェースがとれます。シリアルまたはマイクロポート・インターフェースを介して、プログラムと制御を実行します。
AD6636には、ADCのクロックを使用して最大200MHzまでのデジタル・ダウン・コンバータ用のマスター・クロックを生成する分周クロック乗算器が内蔵されています。この内部位相ロック・ループ（PLL）によって、コンバータのサンプリング・レートに関係なく、デジタル・クロック・レートを最適化できるため、きわめて優れたデジタル信号のデシメーションとフィルタリングを実行できます。3つの16ビット・パラレル出力ポートが、高速データレートの3Gアプリケーションに対応します。さらに、オンチップのインターポレーション・ハーフバンド・フィルタを使用して出力レートをさらに高速化しながら、効率性が非常に高いフィルタリングが可能です。また、各チャンネルには出力データをスケーリングするためのデジタルAGCが備わっています。
ドキュメント
データシート 1
アプリケーション・ノート 5
技術記事 1
| 製品モデル | ピン／パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
|---|---|---|---|
| AD6636BBC | 256-Ball CSPBGA (17mm x 17mm) | ||
| AD6636BBCZ | 256-Ball CSPBGA (17mm x 17mm) | ||
| AD6636CBC | 256-Ball CSPBGA (17mm x 17mm) | ||
| AD6636CBCZ | 256-Ball CSPBGA (17mm x 17mm) |
| 製品モデル | 製品ライフサイクル | PCN |
|---|---|---|
|
3 16, 2011 - 10_0105 Conversion to Laser Marking for the BGA Packages (Single Grades) |
||
| AD6636BBCZ | ||
| AD6636CBCZ | ||
これは最新改訂バージョンのデータシートです。