LT3073

• 入力電圧範囲：0.6V～5.5V
• バイアス電圧範囲：2.375V～5.5V
• 選択マトリックスに基づきジャンパで出力電圧をプログラム可能：0.5V～4.2V
• 最大出力電流：3A
• ノイズおよびPSRR測定用のBNCコネクタ
• ジャンパと抵抗の組み合わせにより、出力電流制限（3.72Aまたは1.5A）とそれに応じた監視を選択したり、プログラムされた電流制限と監視を無効にしたりすることが可能
• レギュレータのオンとオフをジャンパで切り替え
• 出力電流、温度、出力レギュレーションのステータスを監視するための端子
• ジャンパにより±2.5%の出力電圧マージンを確保
• LT3073のVIOCピンで消費電力とPSRRを管理
• V_IN/V_OUT接続の電圧降下を最小限に抑えるバナナ・ジャック
• VO+、VO−、VI+の各端子によるレギュレーションとドロップアウト監視
• 熱特性が改善された22ピン、3mm × 4mm x 0.95 mm、LQFNパッケージ

EVAL-LT3073-AZ評価用ボードには、LT3073（3A、超低ノイズ、高電源電圧変動除去比（PSRR）、ドロップアウト電圧45mVの超高速リニア電圧レギュレータ）が搭載されています。VIN電源の入力電圧（VIN）範囲は0.6V～5.5Vです。3ビット・トリレベル・コードの設定が可能なジャンパを使用し、事前にプログラムされたレベル（0.5V～4.2Vの範囲）で出力電圧（VOUT）を決定できます。最大出力電流は3Aです。EVAL-LT3073-AZを使用するには、VOUTより1.2V以上高く、かつ2.375V～5.5Vの外部BIAS電圧（VBIAS）が必要です。

EVAL-LT3073-AZのLT3073では必要な外付け部品が少ないため、回路設計が単純になります。適切な外付け部品を選択し、プリント回路基板（PCB）を丁寧に設計することで、ノイズ、PSRR、負荷過渡応答、V_OUTレギュレーション性能を最適化できます。LT3073では、内部リファレンス、電源入力、BIASFピン、電源出力のためのコンデンサが必要となります。出力ノイズを低減させてソフトスタートをプログラムできるよう、内部リファレンスは、16V、0805サイズの4.7μFコンデンサによってバイパスされます。ケース・サイズが大きく定格電圧が高いコンデンサほど、その他の特徴が同じコンデンサと比較して1/fノイズが低くなります。高周波におけるPSRR性能を確保し、負荷過渡応答時のVOUT偏差を最小限に抑えるため、回路の出力には、22μFコンデンサが選択されています。

LT3073のVIN電源をバイパスするコンデンサおよび対応するVIN PCBレイアウトは、PSRRに影響を及ぼす場合があります（詳細については、Best PSRR Performance: PCB Layout for Input Tracesのセクションを参照してください）。EVAL-LT3073-AZでは、VIN電源が47μFコンデンサを使用してデカップリングされます。VINのコンデンサ容量を小さくすると、高周波でのPSRRが向上する場合があります（VINに必要な最小コンデンサ値については、LT3073データシートを参照）。バルク220μFタンタル・ポリマー・コンデンサによって、負荷過渡応答時のVINの変動が更に低減され、入力電力リードのインダクタンスによって引き起こされる入力電圧のリンギングが低減されます。このPCBには、オプションのSubminiature Version A（SMA）コネクタ用のフットプリントがあり、必要に応じてPCBエッジへのシールドされたVIN電源接続が可能です。

EVAL-LT3073-AZでは、VBIAS電源入力ではなく、2.2μFコンデンサでBIASFピンがバイパスされます。BIASFピンは、LT3073の内部にある抵抗によってVBIASと絶縁されているため、VBIASがバイパスされたときと比べ、BIASFがバイパスされたときの方がPSRRの低下が小さくなります。それ以外の点では、VINとVBIASのバイパス・コンデンサがPSRRに与える影響はほぼ同じです。

EVAL-LT3073-AZには、CURRENT LIMITジャンパで出力電流制限（1.5Aまたは3.72A）を選択できるようにするための抵抗が備わっています。

CURRENT LIMITジャンパでIMONピンをグラウンドに短絡することにより、外部の電流制限設定を無効にすることもできます。IMON端子は電流の監視に使用できます。IMON電圧は、電流制限を外部的にプログラムする抵抗とIMONピン電流（出力電流の1/3000）の積です。外部的にプログラムされた電流制限は、IMON電圧が1Vのときに発生します。

EVAL-LT3073-AZには、ENピンをVBIASに接続して出力をオンにするか、グランドに接続して出力を無効にするPOWERジャンパ（JP1）が用意されています。ダイ温度を監視するためのTEMP端子も用意されています。PG端子は51kΩ抵抗でVBIASにプルアップ、オープンドレインの負チャンネル金属酸化膜半導体（NMOS）PGピン出力でプルダウンされ、レギュレータの出力ステータスやその他のフォルト・モードの通知に使用できます。電圧入出力制御（VIOC）端子の接続によって、プリレギュレーション電圧を自動的に制御できます。また、MARGジャンパで出力電圧に±2.5%のマージンを持たせることができます。

バナナ・ジャックは、VIN/VOUT接続の電圧降下を最小限に抑えます。Bayonet Neill-Concelman（BNC）コネクタは、電源VIN、VBIAS、VOUTに低ノイズの接続を提供します。EVAL-LT3073-AZのPCB設計では分割コンデンサの手法が使用されており、REFコンデンサのグラウンド端子を出力コンデンサのグラウンド端子に、SENSEピンを出力コンデンサの正端子にケルビン接続します。VO+、VO−、VI+の各端子はVINおよびVOUTにケルビン接続されており、出力電圧のレギュレーションとドロップアウト電圧性能の監視位置として最適です。BIASF電圧とREF電圧のテスト・ポイントがあります。

EVAL-LT3073-AZは、回路図ではオプション（OPT）部品と表示されているプレースホルダを備えています。このオプションを利用して容量を拡張できます（ユーザ・ガイドの図8を参照）。

LT3073の詳細については、LT3073のデータシートを参照してください。EVAL-LT3073- AZ評価用ボードを使用する際は、このユーザ・ガイドと併せてLT3073のデータシートを参照してください。EVAL-LT3073-AZのLT3073は、熱特性が改善された、22ピン、3 mm x 4 mm x 0.95 mmのLQFNパッケージを採用しています。最大の熱性能を得るため、ボードを適切にレイアウトすることが重要です。