MAX5882
MAX5882
不推荐用于新设计14位、4.6Gsps电缆下行RF直接合成DAC
RF-DAC使数字上转换器DOCSIS 3.0兼容Edge QAM设备、CMTS和CCAP
- 产品模型
- 1
Viewing:
产品详情
- 4.6Gsps输出刷新率
- 直接合成RF输出,47MHz至1003MHz
- 不会将HD3混叠到电缆频带
- 业内领先的DOCSIS 3.0噪底指标
- -70dBc @ fOUT = 900MHz,8通道(256 QAM)
- -66dBc @ fOUT = 900MHz,16通道(256 QAM)
- -62dBc @ fOUT = 900MHz,32通道(256 QAM)
- -57dBc @ fOUT = 500MHz,128通道(256 QAM)
- 9dBm (CW)高输出功率
- 支持低功耗设计
- 4:1多路复用LVDS输入
- 每个端口高达1150Mwps
- 双数据率(DDR)模式
- 片上DLL用于同步输入数据
- 奇偶校验错误标识
- 内部50Ω差分输出匹配电阻
- 输入寄存器扫描模式
- 紧凑的17mm × 17mm、256引脚CSBGA封装
- 备有评估板(定购MAX5882EVKIT+)
MAX5882为14位、4.6Gsps数/模转换器(DAC),将电缆调制解调器终端(CMTS)和EQAM设备的多载波正交调幅(QAM)信号直接合成为RF输出。DAC具有优异的杂散特性和噪声、邻道功率(ACP)性能,并可根据电缆数据传输业务接口规范(DOCSIS®)的要求直接合成为47MHz至1003MHz电缆下行链路的多个载波。4.6Gsps刷新速率允许以数字方式产生高于2GHz带宽的信号。
器件具有四个14位、多路复用的低压差分信号(LVDS)输入端口,每个端口可工作在高达1150Mwps的双数据率(DDR)或单数据率(SDR)模式。输入支持差分高速收发器逻辑(DHSTL)输入电平。由于在时钟的上升沿和下降沿均触发转换,器件能够支持的速率为1/2 DAC刷新时钟频率。每个端口的输入数据速率为DAC刷新率的1/4或时钟速率的1/2。器件集成延时锁相环(DLL),简化与FPGA或ASIC器件的接口。利用DLL调节输出时钟(DATACLK)的相位,以确保输入LVDS数据总线与数据锁存片上时钟保持恰当的定时关系。
器件为电流控制型DAC,集成50Ω差分输出匹配电阻,以确保最佳动态性能。器件采用3.3V和1.8V电源供电,工作在4.6Gsps时,功耗仅为2.3W。器件工作在扩展商业级温度范围(0°C至+85°C),采用256 CSBGA无铅(Pb)/符合RoHS标准的封装。
应用
- 广播级视频调制器
- 电缆调制解调器终端系统(CMTS)
- DOCSIS兼容Edge QAM设备
- 视频点播(VOD)
参考资料
数据手册 1
用户手册 1
技术文章 3
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
MAX5882UXF+D | 256-CSP_BGA-17X17X1.26 |
这是最新版本的数据手册
工具及仿真模型
软件开发 1
评估套件
最新评论
需要发起讨论吗? 没有关于 max5882的相关讨论?是否需要发起讨论?
在EngineerZone®上发起讨论