AD9656
推荐新设计使用四通道、16位、125 MSPS JESD204B 1.8 V模数转换器(ADC)
- 产品模型
- 2
产品详情
- 信噪比(SNR)：79.9 dBFS（16 MHz，VREF = 1.4 V）
- 信噪比(SNR)：78.1 dBFS（64 MHz，VREF = 1.4 V）
- 无杂散动态范围(SFDR)：86 dBc（至奈奎斯特频率，VREF= 1.4 V）
- JESD204B Subclass 1编码串行数字输出
- 灵活的模拟输入范围：2.0 V p-p至2.8 V p-p
- 1.8 V电源供电
- 低功耗： 125 MSPS、2通道时每通道功耗为197 mW
- 差分非线性(DNL) = ±0.6 LSB (VREF = 1.4 V)
积分非线性(INL) = ±4.5 LSB (VREF = 1.4 V) - 650 MHz全功率模拟输入带宽
- 串行端口控制
全芯片及单一通道省电模式
生成内置及用户自定义数字测试码
多芯片同步和时钟分频器
待机模式
AD9656是一款4通道、16位、125 MSPS模数转换器(ADC)，内置片内采样保持电路，专门针对低成本、低功耗、小尺寸和易用性而设计。该产品的转换速率最高可达125 MSPS，具有杰出的动态性能与低功耗特性，适合比较重视小封装尺寸的应用。
该ADC要求采用1.8 V单电源供电以及LVPECL/CMOS/LVDS兼容型采样速率时钟信号，以便充分发挥其工作性能。无需外部基准电压源或驱动器件即可满足许多应用需求。
它还支持独立关断各通道；禁用所有通道时，典型功耗低于2 mW。该ADC内置多种功能特性，可使器件的灵活性达到较佳、系统成本较低，例如可编程输出时钟与数据对准、生成数字测试码等。可获得的数字测试码包括内置固定码和伪随机码，以及通过串行端口接口(SPI)输入的用户自定义测试码。
AD9656采用符合RoHS标准的56引脚LFCSP封装。
额定温度范围为-40°C至+85°C工业温度范围。
产品特色
- 尺寸小巧。一个小型8 mm x 8 mm封装中集成4个ADC。
- 片内锁相环(PLL)允许用户提供单个ADC采样时钟，对应的JESD204B数据速率时钟由PLL乘以该ADC采样时钟产生
- 可配置的JESD204B输出模块支持每通道最高6.4 Gbps的采样速率。
- JESD204B输出模块支持1/2/4通道配置
- 低功耗：2通道、125 MSPS时每通道功耗为198 mW。
- SPI控制提供丰富灵活的特性，可满足各种特定系统的需求
应用
- 医疗成像
- 高速成像
- 正交无线电接收机
- 分集无线电接收机
- 便携式测试设备
参考资料
数据手册 1
技术文章 1
信息 1
器件驱动器 1
FPGA 互操作性报告 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD9656BCPZ-125 | 56-Lead LFCSP (8mm x 8mm w/ EP) | ||
| AD9656BCPZRL7-125 | 56-Lead LFCSP (8mm x 8mm w/ EP) |
| 产品型号 | 产品生命周期 | PCN |
|---|---|---|
|
1月 18, 2017 - 16_0079 AD9656 Datasheet Specification Updates |
||
| AD9656BCPZ-125 | 量产 | |
| AD9656BCPZRL7-125 | 量产 | |
这是最新版本的数据手册
软件资源
Evaluation Software 1
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
找不到您所需的软件或驱动?
硬件生态系统
| 部分模型 | 产品周期 | 描述 |
|---|---|---|
| 单端转差分放大器 1 | ||
| ADA4930-1 | 推荐新设计使用 | 超低噪声驱动器，适用于低压ADC |
| 低输入偏置电流运算放大器(≤100 pA) 1 | ||
| AD822 | 量产 | 单电源、轨到轨、低功耗、FET输入双通道运算放大器 |
| 内部电源开关降压稳压器 1 | ||
| ADP2108 | 量产 | 紧凑型、600mA、3MHz、降压型DC-DC转换器 |
| 全差分放大器 1 | ||
| ADL5565 | 推荐新设计使用 | 6 GHz超高动态范围差分放大器 |
| 时钟产生器件 1 | ||
| AD9528 | 推荐新设计使用 | 提供14路LVDS/HSTL输出的JESD204B/JESD204C时钟发生器 |
| 时钟分配器件 1 | ||
| HMC7043 | 推荐新设计使用 |
高性能、3.2 GHz、14输出扇出缓冲器 |
| 正线性稳压器(LDO) 1 | ||
| ADP1706 | 量产 | 1 A、低压差、CMOS线性稳压器 |
工具及仿真模型
AD9656 AMI Model
打开工具设计工具 1
ADC Companion Transport Layer RTL Code Generator Tool
This command line executable tool generates a Verilog module which implements the JESD204 receive transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
打开工具Visual Analog
对于正在选择或评估高速ADC的设计工程师，VisualAnalog™是一个将一组功能强大的仿真和数据分析工具与一个用户友好的图形界面集成在一起的软件包。
打开工具AD9656 Simulink ADIsimADC Model
打开工具评估套件
AD9656 评估板