RF電力の測定と制御（パートII）

ログ・アンプという語は、一般に理解されているように、入力信号のエンベロープの対数を計算するデバイスを指します。500MHz、90dBのログ・アンプAD8307の、100kHz三角波で変調される10MHzサイン波に対する応答において（図8参照）、スコープ図上の入力信号は、オシロスコープのtime/divノブを使って圧縮された多数のサイクルからなる10MHzの信号で構成されている点に注意してください。これは、100kHzというはるかに低い繰返し周波数を持つ信号のエンベロープを示すために行ったものです。信号のエンベロープは直線的に増加しているとき、出力応答においてlog（x）という特性を認めることができます。これに対し、使用する測定デバイスが直線的なエンベロープの検出器（例えばダイオード・ディテクタ）であった場合、出力は三角波のままです。

 

 

 

つまり、ログ・アンプは信号のAC振幅を対数領域で示します。一般にログ・アンプは、信号内容の検出ではなく信号強度の測定に使われます。このタイプのログ・アンプを記述する際に使われる「復調」という語は誤解を招きかねないものですが、ログアンプは信号のエンベロープの対数を復元するものなので（AMの復調過程にある程度似ています）、このタイプのデバイスを記述する際には復調という語が使われてきました

復調ログ・アンプの動作

ログ・アンプの簡略ブロック図（図9参照）のコアは、カスケード接続された一連のアンプです。これらのアンプのゲインは直線的で、通常は10～20dBの範囲にあります。説明を分かりやすくするために、ここではそれぞれのゲインが20dB（10×）のアンプ5個で構成されるチェーンを考えます。いま、チェーンの最初のアンプに小さいサイン波が入力されるものとします。最初のアンプは、信号が次のアンプに渡される前に10倍まで増幅します。同様にそれぞれの段では、次のアンプに渡されるごとに信号が20dBずつ新たに増幅されます。

 

 

 

いま、信号がゲイン・チェーンを進んでいくと、ある段でかなりの大きさとなり、その段で正確なレベルへのクリップまたは制限が開始されますが、この例ではその値が1Vpkに設定されています。

信号がこれらの段の中の1つで制限値に達した後は（図9では第3段の出力でこの状態になる）、制限された信号が1Vpkの振幅を維持した状態でシグナル・チェーンを進んでいきます。

各アンプの出力信号は全波整流器（図9では「Det」と表示）にも送られます。これらの整流器の出力は図に示すように加算され、その加算器の出力は、整流信号のリップルを除去するためにローパス・フィルタに送られます。これにより対数出力（「ビデオ」出力と呼ばれることが多い）が生み出され、定常AC入力信号に対する定常DC出力となります。

この信号変換がどのようにして入力信号エンベロープの対数となるのかを理解するために、入力信号を20dB小さくした場合はどうなるのかを考えます。図に示すように、加算器のフィルタリング前の出力は約4Vpkです（制限がかかっている3つの段と、まさに制限がかかる4番目の段からの出力）。入力信号を1/10にした場合は、制限がかかる段が1つ少なくなります。この段からの電圧は加算器からの出力を約3Vに減少させます。入力信号を更に20dB小さくすると、加算器の出力は約2Vに減少します。

つまり、入力が20dB変化するごとに出力は1Vずつ変化します。したがって、このログ・アンプには50mV/dBのスロープがあるという言い方ができます。これが、mV/dB単位のスロープが入力レベルによって変化するダイオード・ディテクタとの大きな違いです。ログ・アンプの明らかな利点は、ダイナミック・レンジが広くスロープが一定していることです。ただし、高入力レベルでの精度が重視される場合は、ダイオード・ディテクタの伝達関数のほうが有利です。ダイオード回路は高入力レベルにおける分解能が非常に高いので（つまりdBあたりのボルト数が大きい）、電力の微調整が容易です。

スロープとインターセプトに関わる伝達関数

ダイオード・ディテクタ回路の場合は、スロープとインターセプトがログ・アンプの伝達関数を決定する2つの要素です。100MHz～2.5GHzで動作する65dBログ・アンプAD8313の900MHzにおける伝達関数（図10参照）は、入力が10dB変化するごとに出力電圧が約180mVずつ変化することを示しています。このことから、18mV/dBという伝達関数のスロープ値を導くことができます。

 

 

 

ここで、入力信号が約−65dBより小さくなると応答が平坦になり始めて、デバイスが動作範囲の下限に達することが分かります。しかし、伝達関数の直線部分を横軸と交差するまで延長すると、インターセプトと呼ばれる点が得られます（この場合は約−93dBm）。ダイオード・ディテクタではy軸との交点（インターセプト）で仕様が規定されますが、これに対しログ・アンプの場合は慣習的にx軸インターセプトで仕様が規定されます。

特定デバイスのスロープは、単純な2点キャリブレーションを行うことによって決定されます。つまり、直線動作範囲内にある2つの既知の入力レベルで出力電圧を測定します。スロープは次式で得られます。

インターセプトは次式で得られます。

特定デバイスのスロープとインターセプトが分かれば、この単純な式を使って、直線範囲内（この場合は約−65dBm～0dBm）の任意の入力レベルでのログ・アンプの理想的な出力電圧（Vout）を求めることができます。

例えば入力信号が−40dBmの場合、出力電圧は 

に等しくなります。

インターセプト値が大きくなると出力電圧が小さくなるという点に留意する必要があります。

実際のシステムでは、測定した出力電圧に基づき、ログ・アンプを使用して（未知の）入力信号を予測します。このために式［3］を書き換えます。

対数適合度

ダイオード・ディテクタの直線性を検討したのと同じ方法を使って、ログ・アンプの応答の直線性をプロットすることができます。対数関数の直線性についての議論には多少混乱を招くような面もありますが、ここでは、log（x）の数学的な関数に対するデバイスの伝達関数の適合性に着目します。

したがって対数適合性は、デバイスが一定のスロープを維持する範囲と、入力範囲内のリップルまたは非直線性を示します。ログ・アンプのダイナミック・レンジは、スロープが一定の誤差範囲内に保たれる幅と定義されます。この誤差範囲は、通常±1dBまたは±3dBです。例えば図11において、±1dBのダイナミック・レンジは約95dBです（+5dBV～−90dBV）。

 

 

 

温度安定性

ダイオードの場合同様、室温でのスロープおよびインターセプトの計算値に基づいて、温度に対するログ・アンプの対数適合性もプロットすることができます。45dBログ・アンプAD8314の2.5GHzにおける伝達関数と対数適合性（図12）は、約40dBの範囲（−17dBV～−57dBV）において、温度ドリフトと対数適合性が±1dBの誤差範囲内に十分に収まっていることを示しています。高精度アプリケーションでは、この範囲外でデバイスを使わないようにする必要があります。入力レベルが0dBm（−13dBV）の場合の25°Cにおける対数適合性誤差は+0.7dBであり、依然として良好な値を示しています。しかし温度に伴う変化、特に低温時を見ると、誤差が急激に増加して約−2dBに達しています。これはログ・アンプの最大入力レベルを「低い側へ移動させる」必要があることを意味していますが、このことは、ほとんどのワイヤレス通信システムでは最も厳しい放射仕様が最大電力時に設定されている、という事実によっても裏付けられます。

 

 

 

dBVとdBmの関係

RFシステムに関して最も広く使われている慣習は、dBm単位で電力を指定することで、これは1mWを基準にして大きさを表すものです。ログ・アンプの入力レベルを電力で指定する方法は、広く使われている慣習に忠実に従っています。実際には、ログ・アンプはダイオード・ディテクタと同様に、電力ではなく入力電圧に応答するものです。したがって、dBVを使用するのがより正しい方法です。しかし、ほとんどのユーザはRF信号を電力（より具体的に言うと50Ωを基準とするdBm）で指定するので、ここではdBVとdBmの両方を使用してログ・アンプの性能を指定し、50Ω環境という特別なケースに相当するdBmレベルを示します。

高速RFパルスの検出

以下では、入力信号が連続波ではなくパルスのオン／オフである場合はどうなるかを考えます。入力の変化に対するログ・アンプ出力の応答時間は、出力ローパス・フィルタのRC時定数に支配されます（再び図9を参照）。440MHz、95dBのログ・アンプAD8310の場合、持続時間300nsの100MHzバーストに対する10%から90%への立上がり時間（ログ・アンプ応答時間の一般的な基準）は約15nsです（図13参照）。つまり、実際のアプリケーションでは約40nsという短いRFバーストでも検出して測定することができます。

 

 

 

出力ローパス・フィルタの帯域幅（一般にビデオ帯域幅と呼ばれる）を非常に高い値に設定すると、コーナー周波数付近あるいはコーナー周波数未満の入力信号に対して出力リップルが残ります。AD8313のコーナー周波数は内部で13MHz付近に設定されているので、10kHz入力バーストに対するこのデバイスの応答には、過大な出力リップルが生じます（図14参照）。しかし、この問題は出力に単極のローパス・フィルタを追加することによって容易に修正でき、修正に対するペナルティもありません。

 

 

 

ビデオ帯域幅と入力信号帯域幅は、混同しないように注意する必要があります。通常、モノリシック・ログ・アンプの最大入力信号帯域幅は50MHz～2.5GHzの範囲ですが、これらのデバイスのビデオ帯域幅は1～30MHzです。

興味深い現象がもう1つ見られます（同じく図14）。図からは、ログ・アンプの応答低下がバーストの場合よりかなりゆっくりであることが分かります。この興味深い現象は、実行される対数変換の特性によるものです。ところで、低入力レベルでは、入力信号のわずかな変化も出力電圧に大きく影響することを思い起こしてください。例えば、入力レベルが7mVから700µV（もしくは約−30dBmから−50dBm）に変化すると、入力レベルが70mVから7mVまで変化した場合と同じ影響があります。ログ・アンプにはこのような現象が伴います。しかし、肉眼で入力信号（つまりRFバースト）に着目しても、mV範囲でのわずかな変化は検知できません。実際に（図14で）生じているのは、バーストはすぐにオフにはならず、あるレベルまで低下してから更に指数的に減少してゼロになる、という現象です。ここで、指数的に低下する信号の対数値をプロットすると、プロットの末端部分と同じような直線が得られます。ログ・アンプのパルス応答を実験室でテストする際に、ほぼ理想的な減少を示す入力信号を使用することは極めて困難です。一般的な方法は、非常に高い分解能でパルス幅を調整できるジェネレータからのパルスを使って、RF信号をゲートすることです³。

入力マッチング

通常、ログ・アンプの入力インピーダンスは数百Ωから数千Ω程度です。標準的な50Ωのソース・インピーダンスをこの高いレベルに変換する場合は受動的なマッチング手法を使用できますが、通常は、単純な抵抗シャントでも非常に良好な全体的入力マッチングを行うことができます。これは、特にログ・アンプの入力インピーダンスに周波数依存性がある場合にあてはまります。一般的には、50Ωよりわずかに大きいシャント抵抗を選択してログ・アンプの高い入力インピーダンスに並列に接続すると、全体的な入力インピーダンスは50Ωになります。

 

 

 

デジタル制御による代表的なRF電力制御ループ

デジタル制御を行う代表的なRF電力制御ループ（図16）は、アンテナへの途中にあるディレクショナル・カプラを通じてPA（最大電力+40dBm）からRF信号を取り込みます。ディレクショナル・カプラはカップリング係数によって特性評価されますが、この係数の範囲は通常10～30dBです。つまり、出力信号は主出力より10～30dB小さくなります。カプラから取り出した出力は（この場合はディテクタへ）ある程度の電力を提供する必要があるので、このカップリング・プロセスによって主出力の電力の一部が減じられます。これは挿入損失として現れ、カップリング係数が低いほど大きくなります。

 

 

 

図16に示す例では、カプラ出力をAD8314ログ・アンプに入力する前に、更に25dB減衰させる必要があります（既に述べたように、AD8314は約−4dBm未満の入力レベルで優れた温度安定性を示します）。 

AD8314の出力はADCでデジタル化されます。8ビットADCでディテクタのダイナミック・レンジが40dBの場合、分解能は0.16dB/code（40dB/2⁸）となります。この分解能は、ほとんどの高精度アプリケーションにとって十分すぎる値です。 

送信電力が検出されてデジタル化された後は、DACを使ってシステムを調整します。この場合は、IF段階で可変ゲイン・アンプ（VGA）のゲインを変化させることによって電力を調整します。これは一例にすぎず、電力調整は、PAのバイアス調整やベースバンド信号の振幅変更を含む他のオプションを使って行うことも可能です。 

このループの応答時間は、デジタル制御回路に支配されます。一般に、ディテクタとVGAの反応時間は、ADCやDACの変換レートやデジタル処理時間より短くなっています。 

代表的なアナログAGCループ

ゲインを迅速に安定化することが求められる場合、デジタル制御AGCループに含まれる本質的な遅延は許容されません。このような場合は、代わりにアナログAGCループを使用することができます。

一般的なVGA（図17）の出力で始まるこの信号は、通常、ディレクショナル・カプラを介してディテクタに送られます。ディテクタの出力は、積分器として構成されたオペアンプの入力を駆動します。リファレンス電圧はオペアンプの非反転入力を駆動し、オペアンプ積分器の出力はVGAのゲイン制御入力を駆動します。以下では、この回路の動作を見ていきます。

 

 

 

まず、VGAの出力はある程度低いレベルにあり、積分器のリファレンス電圧は1Vであるものとします。ディテクタ出力が低い場合は積分器の抵抗Rにおける電圧降下が小さくなるので、この抵抗に流れる電流は積分器のコンデンサCだけで供給できます。この方向に電流が流れると、積分器の出力電圧は大きくなります。VGAを駆動するこの電圧はゲインを増大させます（VGAのゲイン制御入力は正検出であるものとします。つまり、電圧が増大するとゲインも増大します）。ゲインが増大するので、アンプの出力レベルもディテクタ出力が1Vになるまで増大します。出力が1Vになると抵抗／コンデンサを流れる電流がゼロまで減少し、積分器出力が一定に維持されてループがセトリングします。時間と共にコンデンサの電荷が失われると、ゲインは減少し始めます。しかしこのリークは、ディテクタ電圧が新たに減少して追加的な積分器電流が流れることにより、すぐに修正されます。

この回路の主な有効性は、VGAゲイン制御機能の変化に対する耐性が高い点にあります。静的な観点からすると、少なくともゲインとゲイン制御電圧間の関係は全体的な伝達関数に影響しません。積分器はVrefの値に応じて、目的の出力レベルを発生させるために必要なあらゆるレベルにゲイン制御電圧を設定します。ゲイン制御機能の温度依存性はすべて除かれます。また、VGAのゲイン伝達関数における非直線性は、全体的な伝達関数（VoutとVrefの関係）には現れません。唯一の要求事項は、VGAのゲイン制御関数が単調増加性を有することです。ただし、ディテクタが温度安定性を備えていることが不可欠です。

これまで述べてきた回路は、入力レベルが変化しても一定の出力レベルが得られるように設計されています。これによって一定の出力レベルが得られるので、ディテクタに広いダイナミック・レンジが不要なことは明らかです。必要とされるのは、セットポイント電圧Vrefに対応する入力レベルにおける温度安定性だけです。例えば、前に述べたダイオード・ディテクタ回路は、低レベルでの温度安定性に欠けますが、高レベルでは妥当な安定性を示し、レベリングされた出力が非常に高いアプリケーションには適切な選択となり得ます。 

使用するディテクタがより広いダイナミック・レンジを備えている場合は、この回路を使用して、広いダイナミック・レンジに対してVGAの出力レベルを正確に設定することができます。これは、積分器のリファレンス電圧Vrefを変化させることによって行います。Vrefの電圧範囲はディテクタの伝達関数に直接支配されます。例えば、−20dBVの入力レベルに対してディテクタが0.5Vを出力する場合、ディテクタ入力が−20dBVだとすると、ループは0.5Vのリファレンス電圧でセトリングします（VGA出力は、VGAとディテクタの間に存在するカップリング係数の値に関わらず、この係数分だけ−20dBVより大きくなります）。 

Voutが可変の場合のダイナミック・レンジは、ダイナミック・レンジが最も小さいループ内デバイスによって決まります（つまり、VGAのゲイン制御範囲またはディテクタの直線ダイナミック・レンジ）。この場合も、VGAに精密なゲイン制御機能は必要ありません。この場合におけるVGAのゲイン制御のダイナミック・レンジは、ゲイン制御電圧が増大するとゲインも増大する範囲として定義されます。

このループの応答時間は、積分器のRC時定数を変化させることによって制御できます。低レベルでこの設定を行うと出力のセトリングが早くなりますが、出力エンベロープのリンギングを招くおそれがあります。RC時定数を高い値に設定するとループの安定性は改善されますが、セトリングが遅くなります。 

興味深いのは、この回路アーキテクチャの記述にAGC（AutomaticGain Control：自動ゲイン制御）という言葉を使うのは、基本的に正しくないということです。AGCと言う言葉は、ゲインが精密に設定されることを示唆しています。実際に自動設定されるのは出力レベルなので、ALC（Automatic Level Control：自動レベル制御）という言葉の方がより正確です。しかし、「日が昇る」という言い方や慣習的に使われている電流方向と同様、この用語は一般的に定着しているので、その不正確さを指摘してもあまり意味はありません。

実際のアナログAGCループ

実際のAGCループ（図18）では、最大90MHzで動作する汎用VGAであるAD603の出力レベルはAD8314ログ・アンプによって制御され、リファレンス電圧は8ビットDACのAD5300によって設定されます。ディテクタとしての動作に加えて、AD8314にはループを完了させるために必要な積分器も組み込まれています。ディテクタのこの動作モードは、コントローラ・モードと呼ばれます。

 

 

 

AD603の最大出力電圧は2Vpk-pkです。この最大レベルをAD8314の最大入力レベルにマップするには、0.33の減衰係数が必要です（ここでは単純な抵抗分圧器を使って実装）。DACの5Vのフルスケール出力電圧も、AD8314のリファレンス電圧範囲（0V～1.25V）に対応させるため、同様にスケールダウンされます。ただし、ここではログ・アンプのリファレンス電圧範囲に対応するDACコードだけを使用できるので、これは絶対に必要なわけではありません。しかし、このような形でDAC電圧をスケーリングすると、制御分解能（単位はdB/code）は4倍に向上します。

既に述べたように、この回路は2つの異なるAGCモードで使用できます。ADCに一定の入力振幅を提供できるレベリング回路として、セットポイント電圧を一定に保ちます。これとは別に、VGA入力レベルがかなり正確に一定に保たれる送信アプリケーションでは、出力信号振幅を最大45dBまで変化させるためにセットポイント電圧を調整します 

このシリーズ記事のパートIIIでは、様々な信号タイプに対するログ・アンプの応答と、RMS/DCコンバータの使用について解説します。

著者について