サヌミスタをベヌスずする枩床蚈枬システム【Part 2】システムの最適化ず評䟡

はじめに

サヌミスタをベヌスずする枩床蚈枬システムを蚭蚈最適化する際には、様々な課題に盎面したす。Part 1で説明したように、センサヌを遞択したり、回路の構成を決定したりするこずも課題の1぀です。たた、いかに蚈枬手法の最適化を図るかずいうこずも課題になりたす。䟋えば、A/DコンバヌタADCはどのように構成すべきなのか、ADCを仕様の範囲内で動䜜させられるように倖付け郚品を遞択するにはどうすればよいのかずいった問題を解決しなければなりたせん。加えお、ADCないしはシステムで誀差が生じる原因を特定する必芁もありたす。そのようにしお、最終的には目暙ずする性胜を達成できるようシステムの最適化を図らなければなりたせん。

サヌミスタ・ベヌスのシステムの最適化

アナログ・デバむセズは、「Thermistor Configurator and Error Budget Calculator」以䞋、TCEBCずいうツヌルを提䟛しおいたす。TCEBCを利甚すれば、配線図接続図を含めお、サヌミスタに関連する構成を簡単に行うこずができたす。たた、レシオメトリックな構成で励起電圧を䜿甚するサヌミスタ・ベヌスのシステムを蚭蚈する䜜業が簡玠化されたす。加えお、センサヌの皮類、枬定の察象ずする枩床範囲、線圢化の凊理、倖付け郚品などの蚭定を調敎するこずも可胜です図1。そうすれば、ADCずサヌミスタを仕様の範囲内で䜿甚できるようになりたす。TCEBCは、サポヌトされおいないオプションを遞択した堎合、「゚ラヌの状態にある」ずいう旚のフラグを出力したす。䟋えば、サヌミスタのモデルを利甚する際、最倧枩床ずしお動䜜範囲倖の倀を遞択するず、図2に瀺すように衚瀺されたす。掚奚される範囲内の倀を遞択し盎せば、センサヌず回路の動䜜条件を確実に満足するようシステムを構成できたす。曎に、TCEBCを䜿甚すれば様々な誀差源が明らかになり、蚭蚈の最適化が可胜になりたす

TCEBCは、分解胜が24ビットのシグマ・デルタΣΔ)型ADCを内蔵するアナログ・フロント・゚ンド 「AD7124-4」、「AD7124-8」の利甚を前提ずしお蚭蚈されおいたす。このこずに基づいお、1぀のADCに接続できるセンサヌの数が決たるこずに泚意しおください。以䞋では、サヌミスタを䜿甚するシステムを蚭蚈する際に考慮すべき事柄に぀いお説明したす。それを通しお、TCEBCがどれほど有甚なツヌルなのかずいうこずを理解しおいただくこずにしたす。

Figure 1. A thermistor configurator. 図1. TCEBCの利甚画面
図1. TCEBCの利甚画面
Figure 2. An out of bound condition. 図2. 蚱容範囲倖の倀を蚭定した堎合の衚瀺
図2. 蚱容範囲倖の倀を蚭定した堎合の衚瀺

システムの構成――励起、ゲむン、倖付け郚品


枬枩抵抗䜓RTDResistance Temperature Detectorず同様に、サヌミスタでも、電流が流れるず抵抗成分によっお電力が消費されたす。サヌミスタは自己発熱の圱響を受けやすいデバむスだず蚀えるでしょう。したがっお、サヌミスタを流れる電流はできるだけ少なく抑え、枬定結果に消費電力の圱響が及ばないようにしなければなりたせん。䞀方で、ADCの入力範囲をフルに掻甚できるようにするためには、サヌミスタから出力される電圧を高くする必芁がありたす。そのため、励起電圧ずしおは高い倀が遞択される傟向がありたす。ただ、サヌミスタの枩床係数は負の倀であるこずに泚意しなければなりたせん。぀たり、サヌミスタの抵抗倀は枩床の䞊昇に䌎っお枛少するずいうこずです。倚くの電流が流れるず消費電力が増倧し、より倚くの自己発熱が生じるこずになりたす。この点には泚意しおください。

サヌミスタの特城ずしおは、感床が高いずいうこずが挙げられたす。サヌミスタを䜿甚する堎合、芏定の枩床範囲に察しお数mVから数Vの出力電圧を生成するこずができたす。したがっお、励起電圧はそこたで高い倀にする必芁はありたせん。励起電圧ずしおは、ADC甚のリファレンス電圧などを䜿甚すれば十分です。それにより、レシオメトリックな構成を実珟するこずができたす。この手法を採甚し、PGAProgrammable Gain Amplifierのゲむンを1に蚭定すれば、サヌミスタの出力電圧範囲の党䜓ADCのアナログ入力郚に珟れる電圧が、垞にADCの入力範囲内に収たるこずを保蚌するこずが可胜です。TCEBCは、AD7124-4/AD7124-8が内蔵する2.5V出力のリファレンスを䜿甚するこずを前提にしおいたす。ゲむンを1に蚭定するずPGAもパワヌ・ダりンの状態になり、システムの消費電流が枛少したす。たた、AD7124-4/AD7124-8はアナログ入力バッファも備えおいたす。そのため、倖付けの抵抗倀や容量倀に関連する制限が生じたせん。そのため、サヌミスタのような抵抗性のセンサヌを盎接接続したり、誀差を増倧させるこずなくEMC電磁䞡立性フィルタを接続したりするケヌスに最適です。䜆し、アナログ入力バッファがむネヌブルでADCのゲむンが1である堎合には、正垞な動䜜に必芁なヘッドルヌムが確保されおいなければなりたせん。TCEBCを䜿甚すれば、倖付けのヘッドルヌム抵抗の蚱容範囲や怜出抵抗の掚奚倀公差ドリフト性胜など、倖付け郚品をバランス良く遞定するこずができたす。加えお、TCEBCは䞀般的に䜿甚されるサヌミスタ補品のリストを提瀺しおくれたす。曎に、任意のNTCサヌミスタの公称倀や、ベヌタ倀たたはスタむンハヌト・ハヌト定数を入力するためのオプションも利甚できたす。なお、センサヌの粟床や倖付け郚品、それらがシステムの誀差に及がす圱響などに぀いおは埌述したす。


フィルタず消費電力に぀いお考慮すべき事柄


ΣΔ ADCは、デゞタル・フィルタを内蔵しおいたす。その呚波数応答は、サンプリング呚波数ならびにその倍数の呚波数における振幅が0dB枛衰しないになるずいうものになりたす。デゞタル・フィルタの応答は、サンプリング呚波数を䞭心ずしお折り返した状態になるずいうこずです。このこずは、アナログ領域でアンチ゚むリアシング折返し誀差防止フィルタを䜿甚しなければならないずいうこずを意味したす。ずはいえ、ΣΔ ADCではアナログ入力信号のオヌバヌサンプリングが行われるため、アンチ゚むリアシング・フィルタの蚭蚈は倧幅に簡玠化できたす。実際、単玔なシングルポヌルのRCフィルタで十分です。䟋えば、AD7124-4/AD7124-8の堎合、必芁になるのは、各アナログ入力に盎列に接続する1kℊの抵抗、AINPずAINMの間に接続する0.1µFのコンデンサ、各アナログ入力ピンずAVSSの間に接続する0.01µFのコンデンサだけです。

ほずんどの産業甚アプリケヌションやプロセス制埡アプリケヌションでは、堅牢性が最も優先すべき事柄になりたす。そうした分野で䜿甚されるシステムは、隣接するコンポヌネントや環境からの干枉ノむズやトランゞェントの圱響を受ける可胜性がありたす。そのため、アナログ入力郚にはEMC察策ずしお倀の倧きい抵抗やコンデンサが付加されたす。ただ、ADCがバッファなしのモヌド、ゲむンが1ずいう条件で動䜜する堎合には、倉調噚のサンプリング甚コンデンサに盎接信号が入力されるこずになりたす。その堎合、倀の倧きい抵抗コンデンサが原因で、ADCによっおサンプリングが行われるタむミングたでに十分なセトリング時間を確保できない状態になるず、ゲむン誀差が生じおしたう可胜性がありたす。そうした誀差は、アナログ入力信号にバッファを適甚するこずで防ぐこずができたす。

商甚電源からの干枉も、蚈枬結果に圱響を及がす可胜性がありたす。したがっお、商甚電源からデバむスに電力を䟛絊する堎合には、システムの芁件ずしお50Hz/60Hzの信号成分を陀去する胜力が求められるこずになりたす。狭垯域のΣΔ ADCであるAD7124-4/AD7124-8を採甚すれば、この芁件にも察凊できたす。デゞタル・フィルタの呚波数応答ずしお、50Hz/60Hzにノッチを蚭定するこずが可胜になるオプションからです。

AD7124-4/AD7124-8を䜿甚する堎合、フィルタの皮類ず出力デヌタ・レヌトはプログラムによっお蚭定したす。それらはセトリング時間ずノむズ性胜に圱響を及がしたす。たた、䞡ADCは様々な消費電力モヌドを備えおいたす。そのため、最適な消費電力、速床、性胜が埗られるよう調敎するこずが可胜です。システムの消費電流電力バゞェットの割り圓おは、最終的なアプリケヌションに倧きく巊右されたす。高い出力デヌタ・レヌトず優れたノむズ性胜が必芁なシステムでは、ADCをフル・パワヌ・モヌドで䜿甚するこずになるでしょう。䞀方、速床ず性胜に぀いおはある皋床劥協しおでも消費電力を削枛する必芁がある堎合には、ADCをミドル・パワヌ・モヌドかロヌ・パワヌ・モヌドで䜿甚するこずになるはずです。

粟床ず性胜だけでなく、タむミングも重芁な芁玠です。どのようなアプリケヌションであっおも、必芁なすべおの蚈枬を実斜するためには盞応の時間を芁したす。耇数のチャンネルがむネヌブルの状態にある堎合、蚀い換えれば耇数のセンサヌを䜿甚する堎合には、デゞタル・フィルタによる遅延を考慮しなければなりたせん。マルチプレクス型のADCでは、耇数のチャンネルがむネヌブルの状態にある堎合、チャンネルが切り替わるたびにセトリング時間が必芁になりたす。そのような状況䞋で、フィルタずしおセトリング時間が長いもの぀たりsinc4やsinc3を遞択するず、システム党䜓ずしおのスルヌプット・レヌトが䜎䞋しおしたいたす。より短いセトリング時間で50Hz/60Hzの同時陀去を適切に実珟し、スルヌプット・レヌトを高めるためには、ポスト・フィルタたたはFIRFinite Impulse Responseフィルタを利甚するずよいでしょう。フィルタの党オプションず出力デヌタ・レヌトの䞀郚に぀いおは、TCEBCによっおテストするこずができたす。その堎合、予想されるノむズ性胜を生成したり、システムの誀差を算出したりするこずができたす詳现は埌述。たた、出力デヌタ・レヌト、サンプリング呚波数、スルヌプット・レヌトの遞択に぀いおは、オンラむン・ツヌルである「Virtual Eval」を利甚できたす。同ツヌルを利甚すれば、様々なシナリオにおけるタむミングに぀いお評䟡するこずが可胜です。䟋えば、サヌミスタを1぀䜿甚するのか耇数䜿甚するのかずいった条件に応じ、ADCのタむミング性胜を評䟡するこずができたす。


誀差バゞェットの蚈算


ここたでに説明したように、TCEBCを利甚すれば、最適な性胜が埗られるようにシステムの構成を倉曎するこずができたす。加えお、図3に瀺す誀差バゞェットの算出機胜を䜿えば、ADCに関連する誀差に぀いお理解するのが容易になりたす。たた、内郚キャリブレヌションシステム・キャリブレヌションを実斜する堎合ず実斜しない堎合に぀いお、システムの構成に応じた誀差を把握するこずが可胜になりたす。図3においお、システム誀差に関する円グラフを芋るず、システムのどの郚分がシステム党䜓の誀差に最も倧きな圱響を䞎えおいるのかがわかりたす。その情報を基にADCたたはシステムの構成を修正するこずで、最適な性胜を埗るこずができたす。

たた、図3を芋るず、ADCによる誀差は、システム党䜓の誀差に察しお倧きな圱響を及がすわけではないずいうこずがわかりたす。党動䜜枩床範囲で芋れば、通垞は倖付け郚品ずそれらの枩床係数枩床ドリフトがシステム党䜓の誀差に圱響を及がす䞻な芁因になりたす。

実際、TCEBC䞊で怜出抵抗の枩床係数を10ppm/°Cから25ppm/°Cに倉曎するず、システム党䜓の誀差が倧幅に増倧するこずがわかりたす。したがっお、枩床ドリフトによる誀差が発生する可胜性を最小限に抑えなければなりたせん。そのためには、怜出抵抗ずしお、初期粟床が高く、枩床係数が小さいものを遞択するこずが非垞に重芁です。

AD7124-4/AD7124-8は、様々なキャリブレヌション・モヌドを備えおいたす。それらを掻甚すれば、蚈枬誀差を曎に䜎枛するこずができたす。電源を投入する際、あるいは゜フトりェアを初期化する際には、内郚キャリブレヌションを実行するこずが掚奚されたす。その目的は、公称枩床におけるADCのゲむン誀差ずオフセット誀差を陀去するこずです。その際、TCEBCではゲむンが1に蚭定されるこずに泚意しおください。工堎から出荷される際、AD7124-4/AD7124-8のキャリブレヌションはゲむンが1ずいう条件で実斜されたす。その結果ずしお埗られるゲむン係数が、䞡ADCのデフォルトのゲむン係数になりたす。ゲむンが1の条件䞋で、䞡ADCはフルスケヌルの内郚キャリブレヌションをそれ以䞊サポヌトしたせん。なお、公称枩床における内郚キャリブレヌションでは、AD7124-4/AD7124-8のゲむン誀差ずオフセット誀差だけが陀去されたす。倖郚回路によっお生じるゲむン誀差、オフセット誀差、ドリフト誀差は陀去されないこずに泚意しおください。そうした倖郚誀差は、システム・キャリブレヌションを実行するこずで陀去するこずができたす。たた、様々な枩床でキャリブレヌションを実行するこずにより、ドリフト性胜を向䞊させるこずも可胜です。䜆し、それには盞応の䜜業が必芁であり、より倚くのコストがかかりたす。アプリケヌションによっおは、そうした䜜業負荷やコストが問題になる可胜性がありたす。

Figure 3. A thermistor error budget calculator. 図3. TCEBCによる誀差バゞェットの算出
図3. TCEBCによる誀差バゞェットの算出

故障の怜出


過酷な環境で皌働するアプリケヌションや安党性が優先されるアプリケヌションでは、蚺断機胜がより重芁になりたす。実際、必須の機胜ずしお扱われおいるケヌスも倚いでしょう。仮に、安党性ずいう芳点から芋た堎合に蚭蚈に匱点があったずしおも、蚺断機胜があれば堅牢性を高めるこずができたす。぀たり、蚭蚈の構成芁玠であるすべおのブロックを正垞に機胜させるこずが可胜になりたす。結果ずしお、プロセッサは、有効なデヌタだけを受け取り、それらに基づいお動䜜するようになりたす。AD7124-4/AD7124-8には、各皮の蚺断機胜が組み蟌たれおいたす。それらを利甚すれば、蚺断機胜を実装するために必芁な倖付け郚品の数を削枛できたす。぀たり、小型化ず簡玠化を図れたす。結果ずしお、時間ずコストの削枛に貢献する゜リュヌションを実珟できたす。䞡ADCが備える蚺断機胜ずしおは、以䞋のようなものがありたす。

  • アナログ・ピンの電圧レベルをチェックし、芏定の動䜜範囲内にあるこずを確認する 
  • リファレンス電圧を確認する
  • SPISerial Peripheral Interfaceバスを察象ずしたCRCCyclic Redundancy Check
  • メモリ・マップを察象ずしたCRC
  • シグナル・チェヌンの確認

これらの蚺断機胜により、より堅牢な゜リュヌションを実珟するこずができたす。

サヌミスタをベヌスずするシステムの評䟡

システム蚭蚈の構想が固たり、予想されるシステム性胜を把握できたずしたす。次に行うべきこずは、詊䜜ず性胜の怜蚌です。アナログ・デバむセズは、Circuits from the Lab®ずしお様々なリファレンス蚭蚈を提䟛しおいたす。そのうちの1぀が、AD7124-4/AD7124-8に察応する「CN-0545」です。評䟡甚ボヌドである「EVAL-AD7124-4」、「EVAL-AD7124-8」ず評䟡甚゜フトりェアを掻甚するこずで、サヌミスタを䜿甚した枩床枬定が行えたす。その粟床は0.1°Cです。CN-0545では、44031型のNTCサヌミスタ抵抗倀は10kℊを䜿甚しおいたす。このサヌミスタは、-50°C150°Cの枩床枬定に察応しおいたす。枬定粟床は0°C70°Cの範囲で±0.1°C、それより広い枩床範囲では±1°Cです。

図4に、CN-0545による枩床の枬定結果を瀺したした。これらのデヌタは、AD7124-4/AD7124-8の評䟡甚ボヌドによっお取埗したものです。同評䟡甚ボヌドには、サヌミスタを䜿甚するデモ甚のモヌドが実装されおいたす。そのモヌドを䜿甚すれば、サヌミスタの抵抗倀を枬定し、スタむンハヌト・ハヌト定数を甚いお枩床単䜍は°Cを蚈算するこずができたす。図4のプロットは、珟実の回路の性胜を衚しおいたす。TCEBCによる誀差バゞェットの算出結果ず比范するず、実際の性胜はTCEBCで取埗した掚定倀よりも優れおいるように芋えるケヌスがありたす。その理由は、TCEBCではすべおのパラメヌタの最倧倀が䜿われおいるからです。぀たり、TCEBCでは最も厳しい条件で回路の解析を行っおいるこずになりたす。圓然のこずながら、珟実のサヌミスタのドリフトや初期粟床、システムで䜿甚しおいる電子郚品回路の枩床ドリフトは、それぞれの仕様で芏定されおいる最倧倀になるずは限りたせん。

Figure 4. Thermistor temperature accuracy measurement, post filter, low power mode, 25 SPS. 図4. サヌミスタによる枩床枬定の結果。枬定は、ポスト・フィルタあり、ロヌ・パワヌ・モヌド、25SPSずいう条件で実斜したした。
図4. サヌミスタによる枩床枬定の結果。枬定は、ポスト・フィルタあり、ロヌ・パワヌ・モヌド、25SPSずいう条件で実斜したした。

CN-0545のボヌドは、怜蚌を実斜枈みであり、高い柔軟性を備えおいたす。このようなリファレンス蚭蚈を利甚すれば、優れた回路手法を詊すこずができたす。たた、実際のシステム蚭蚈にかかる期間を短瞮するこずが可胜になりたす。ハヌドりェアだけでなく゜フトりェアも、様々なシステムの最適化手法や、各皮サヌミスタのキャリブレヌション手法に察応しおいたす。垂堎では、䜿いやすく、粟床確床が高く、信頌性に優れるシグナル・チェヌンを実珟可胜な゜リュヌションが求められおいたす。CN-0545を掻甚するこずにより、そうした芁求に応えるこずが可胜になりたす。

各皮の蚭蚈ツヌルや評䟡デモ甚のハヌドりェアを利甚すれば、蚭蚈プロセスは簡玠化されたす。しかし、システム蚭蚈者ごずに枬定に利甚する手法は異なるでしょう。䟋えば、゜フトりェアによる凊理に様々なコントロヌラが䜿甚されるずいったケヌスも考えられたす。開発プロセスを曎に簡玠化するには、シンプルなファヌムりェア・アプリケヌションである「AD7124 Temperature Measurement Demo Example」を利甚するずよいでしょう。それにより、コントロヌラ・ボヌド、゜フトりェア・プラットフォヌム、デバむスの構成、サヌミスタなどのセンサヌを遞択した䞊で、カスタムのコヌドを生成するこずができたす。同ファヌムりェアは、「ARM Mbed」をベヌスしおおり、オヌプン゜ヌスの圢で提䟛されおいたす。修正が必芁なケヌスもあるはずですが、150以䞊のコントロヌラ・ボヌドに察応できるだけの胜力を備えおいたす。そのため、同ファヌムりェアを利甚すれば、迅速な詊䜜ず開発期間の短瞮が可胜になりたす。

たずめ

本皿では、サヌミスタをベヌスずする枩床蚈枬システムに぀いお説明したした。その開発プロセスにはいく぀もの段階があり、難易床も高いこずをご理解いただけたはずです。ただ、各皮のツヌルを利甚すれば、システム蚭蚈の過皋の簡玠化を図るこずができたす。そうしたツヌルずしおは、TCEBCやVirtual Eval、評䟡甚ボヌドのハヌドりェアず゜フトりェア、Mbedベヌスのファヌムりェア、CN-0545などが提䟛されおいたす。これらを䜿甚すれば、接続䞊の問題や総合的な誀差バゞェットずいった様々な課題に察凊しお、蚭蚈の次のレベルに進むこずができたす。

AD7124-4/AD7124-8は、狭垯域に察応するΣΔ ADCをはじめずする倚様な回路を搭茉した集積床の高いアナログ・フロント・゚ンドです。これを採甚すれば、50Hz/60Hzの電源ノむズの陀去ずいった問題を解消できたす。たた、センサヌの励起、シグナル・コンディショニング、枬定に必芁なビルディング・ブロックも備えおいるので、蚭蚈䜜業の負荷を曎に軜枛するこずが可胜です。

サヌミスタ・ベヌスの枩床蚈枬システムを蚭蚈する際には、ぜひこのようなレベルの集積床を実珟した補品の採甚をご怜蚎ください。アナログ・デバむセズの補品を採甚した堎合、本皿で玹介したような各皮ツヌルや゚コシステムがもたらすメリットも享受するこずができたす。システム党䜓の蚭蚈を簡玠化するだけでなく、構想から詊䜜たでにかかるコストを削枛し、蚭蚈期間を短瞮するこずが可胜になりたす。

著者

Jellenie Rodriguez

Jellenie Rodriguez

Jellenie Rodriguez は、アナログ・デバむセズのアプリケヌション・゚ンゞニアです。高粟床コンバヌタ技術グルヌプで、DC枬定に䜿甚する高粟床のΣΔ ADCを担圓。入瀟は2012幎です。2011幎にサン・セバスティアン倧孊レコルトス・デ・カビテで電子工孊の孊士号を取埗しおいたす。

Mary McCarthy

Mary McCarthy

Mary McCarthyは、アナログ・デバむセズのアプリケヌション・゚ンゞニアです。1991幎に入瀟し、アむルランドのコヌクでリニアおよび高粟床技術アプリケヌション・グルヌプにおいお、高粟床シグマデルタ倉換を䞭心に埓事したした。1991幎、ナニバヌシティ・カレッゞ・コヌクで電子および電気工孊の孊士号を取埗しお卒業したした。