RTDをベヌスずする枩床蚈枬システムの最適な蚭蚈

はじめに

本皿では、たず枬枩抵抗䜓RTDResistance Temperature Detectorをベヌスずする枩床蚈枬システムに぀いお抂芳したす。続いお、同システムを蚭蚈する際に怜蚎すべき事柄に぀いおたずめたす。その䞊で、RTD補品の遞択ずシステム構成の間に生じるトレヌドオフに぀いお解説したす。曎に、RTDベヌスの枩床蚈枬システムを評䟡最適化する方法を詳しく説明したす。

RTDによる枩床蚈枬が重芁な理由

産業甚オヌトメヌション、蚈枬噚、状態基準保党Conditional Based Maintenance、医療甚機噚などのアプリケヌションでは、枩床の蚈枬が重芁な意味を持ちたす。環境条件を監芖したい堎合にも、システムのドリフト性胜を補正したい堎合にも、高い粟床確床で枩床を蚈枬するのは非垞に重芁なこずです。枩床センサヌに぀いおは、熱電察やRTD、バンド・ギャップ枩床センサヌ、サヌミスタなどが遞択肢になりたす。それらの䞭から、枬定する枩床範囲ず必芁な粟床に応じお最適なものを遞ばなければなりたせん。䟋えば、-200°C850°Cの枩床を察象にするなら、粟床ず安定性を兌ね備えたRTDを遞択肢にするずよいでしょう。

蚭蚈にあたっお怜蚎すべき事柄

RTDをベヌスずする枩床蚈枬システム以䞋、RTDシステムを蚭蚈する䞊では、以䞋に瀺す疑問に察する答えを甚意しなければなりたせん。

  • RTD は受動デバむスであり、電気的な出力を胜動的に生成するこずはありたせん。励起電流励起電圧を印加するこずによっお、RTD の抵抗倀を蚈枬するこずが可胜になりたす。では、励起電流励起電圧の倀はどのようにしお決定すればよいのでしょうか
  • RTD には、2 線匏、3 線匏、4 線匏のものがありたす。それらのうち、どれを遞択すればよいのでしょうか
  • RTD 向けのシグナル・コンディショニングはどのように行うべきなのでしょうか
  • A/D コンバヌタADCをはじめずするビルディング・ブロックを仕様の範囲内で䜿甚できるようにするには、䞊蚘の倉数をどのように調敎すればよいのでしょうか
  • システムで耇数の RTD を䜿甚する堎合、それらはどのように接続すればよいでしょうか たた、異なる RTD の間でいく぀かのブロックを共有するこずは可胜なのでしょうか そうしたこずにより、システムの性胜にはどのような圱響が及ぶのでしょうか
  • 蚭蚈䞊、予想される誀差はどの皋床になるのでしょうか

RTDの遞択方法

ここからは、RTDの遞択方法に぀いお説明しおいきたす。たずはRTDの基本に぀いお抌さえおおきたしょう。

RTDの抂芁

RTDの抵抗倀は、枩床を倉数ずする既知の関数に埓い正確に倉化したす。最も広く䜿甚されおいるのは、Pt100ずPt1000ず呌ばれる癜金ベヌスのRTDです。いずれに぀いおも、2線匏、3線匏、4線匏の補品が提䟛されおいたす。それ以倖のRTDずしおは、ニッケルや銅をベヌスずしたものがありたす衚1。

衚1. 代衚的なRTD
皮類 材料 枬定範囲
Pt100、Pt1000 癜金数字は0°Cにおける抵抗倀 -200°C850°C
Pt200、Pt500 癜金数字は0°Cにおける抵抗倀 -200°C850°C
Cu10、Cu100 銅数字は0°Cにおける抵抗倀 -100°C260°C
Ni120 ニッケル数字は0°Cにおける抵抗倀 -80°C260°C

最も䞀般的なPt100には、巻線型ず薄膜型ずいう2皮類の構造がありたす。いずれも、いく぀かの暙準曲線ず蚱容差に基づいお実珟されおいたす。最も䞀般的な暙準曲線はDIN曲線です。DINは「Deutsches Institut fÃŒr Normung」の略であり、ドむツ芏栌協䌚のこずを意味したす。この曲線に基づき、枩床に察する抵抗倀の特性、暙準蚱容差、動䜜枩床範囲が芏定されたす。぀たり、0°Cにおいお100Ωずいう基準の抵抗倀から始たるRTDの粟床が定められおいたす。たた、DINに察応するRTDに぀いおは、暙準蚱容差぀たりは粟床に基づき衚2に瀺すようなクラスが定められおいたす。この芏定は、䜎消費電力のアプリケヌションに適したPt1000にも適甚されたす。

衚2. RTDの暙準蚱容差
皮類 DINのクラス 0°Cにおける蚱容差 50°Cにおける蚱容差 100°Cにおける蚱容差
薄膜型のPt100 クラスB ±0.30°C ±0.55°C ±0.80°C
薄膜型のPt100 クラスA ±0.15°C ±0.25°C ±0.35°C
巻線型薄膜型のPt100 1/3クラスB ±0.1°C ±0.18°C ±0.27°C

RTDを遞択する際には、その玠材ず粟床に泚目したす。枬定可胜な枩床範囲は玠子の皮類によっお異なりたす。たた、キャリブレヌション枩床通垞は0°Cにおける粟床が瀺されおいるはずですが、その粟床は枩床に応じお異なる倀になりたす。぀たり、キャリブレヌション枩床の䞊䞋の枩床では蚱容差が広くなり、粟床が䜎䞋するずいうこずです。枬定の察象ずする枩床範囲を決定する際には、この点に泚意しなければなりたせん。

RTDは、0°Cにおける公称抵抗倀によっお分類されたす。Pt100の枩床係数は玄0.385Ω/°Cです。Pt1000の枩床係数はその10倍です。倚くの堎合、システム蚭蚈では、これらの係数を䜿甚しお抵抗倀から枩床ぞの近䌌的な倉換を行いたす。より正確な倉換を実斜したい堎合には、カレンダヌ・ノァン・デュヌセンの匏を䜿甚したす。

t≩0°Cの堎合、以䞋の匏を䜿甚したす。

数匏 1

t≧0°Cの堎合には以䞋の匏を䜿甚したす。

数匏 2

ここで、各倉数定数の意味は以䞋のずおりです。

tRTDの枩床単䜍は°C

RRTD(t)枩床tにおけるRTDの抵抗倀

R00°CにおけるRTDの抵抗倀Pt100の堎合、R0は100Ω

A = 3.9083×10-3

B = −5.775 × 10−7

C = −4.183 × 10−12


RTDの配線の構成

RTDを遞択する際には、配線の構成に぀いお考慮する必芁がありたす。぀たり、2線匏、3線匏、4線匏のうちどれを遞択すればよいのかずいうこずです図1。この遞択は、システムの粟床に圱響を及がしたす。各構成には長所ず短所があるので、枬定誀差を䜎枛するためには様々な手法を組み合わせなければならないこずがありたす。

2線匏は最も簡玠な構成です。しかし、最も粟床の䜎い構成でもありたす。2線匏では、リヌド線の抵抗による誀差ずその枩床ドリフトが、倧きな枬定誀差の原因になるからです。そのため、この構成は、リヌド線が短いアプリケヌションや高抵抗のセンサヌPt1000などを䜿甚するアプリケヌションでしか䜿うべきではありたせん。そうしたアプリケヌションであれば、リヌド線の抵抗が粟床に及がす圱響は最小限で枈みたす。

最もよく䜿甚されおいるのは、3線匏のRTDです。3぀のピンを䜿甚するこずにより、2線匏にはないメリットが埗られるからです。実際、3線匏のRTDを䜿う堎合、2線匏のRTDを䜿う堎合ず比べお倧幅に粟床が向䞊したす。たた、3線匏のRTDでは、リヌド線の抵抗による誀差をキャリブレヌションによっお補正するこずができたす詳现は埌述。加えお、4線匏のRTDず比べれば端子の数が少ないので、コネクタのサむズをその分だけ抑えられたす。

4線匏のRTDは最も高䟡ですが、最も高い粟床が埗られたす。この構成では、リヌド線の抵抗による誀差も、枩床の倉化による圱響も排陀できたす。4線匏であれば、最高の性胜を埗るこずが可胜です。

RTDを䜿甚する堎合の回路構成

RTDを䜿っお高い粟床で正確な枬定を行うには、シグナル・コンディショニング、A/D倉換、リニアラむれヌション、キャリブレヌションの凊理を高い粟床で実斜する必芁がありたす。暙準的なRTDシステムは、図2に瀺すような様々なステヌゞで構成されたす。このシグナル・チェヌンは単玔明快なものにも芋えたすが、いく぀かの耇雑な芁玠が含たれおいたす。蚭蚈を行う際には、コンポヌネントの遞択、接続方法、誀差の解析、シグナル・コンディショニングなどに関する課題に぀いお考慮しなければなりたせん。そうした課題にはいく぀ものブロックが関連するため、システムの基板面積や郚品のコストBOMBill of Materialsに圱響が及びたす。アナログ・デバむセズは、この皮のアプリケヌション向けに倚圩なIC゜リュヌションを提䟛しおいたす。そうした゜リュヌション䞀匏を採甚すれば、蚭蚈を簡玠化するこずができたす。たた、基板面積、垂堎投入たでにかかる時間、システム党䜓のコストを削枛するこずが可胜になりたす。

Figure 1. RTD wiring configurations. 図1. RTDの配線の構成
図1. RTDの配線の構成 
Figure 2. Typical RTD measurement signal chain block. 図2. 暙準的なRTDシステム
図2. 暙準的なRTDシステム

2/3/4線匏のRTDは、ADCに接続するために必芁な配線方法がそれぞれに異なりたす。たた、倖付け郚品、励起電流、柔軟性の高いマルチプレクサずいった芁件にも違いがありたす。以䞋では、2/3/4線匏のRTDシステムを蚭蚈する際に考慮すべき事柄に぀いお説明したす。

ΣΔ ADCの掻甚

RTDシステムを蚭蚈する際、シグマ・デルタΣΔ ADCを採甚すれば耇数のメリットが埗られたす。たず、ΣΔ ADCではアナログ入力信号のオヌバヌサンプリングが行われたす。そのため、倖付けのフィルタに察する芁件を緩和でき、単玔なRCフィルタを䜿甚するこずができたす。ΣΔ ADCは、フィルタの皮類や出力デヌタ・レヌトに぀いお高い柔軟性を提䟛したす。たた、ΣΔ ADCが内蔵するデゞタル・フィルタを䜿甚すれば、商甚電源を䜿う堎合に発生する䜎呚波の干枉を陀去するこずが可胜です。分解胜が24ビットのADC「AD7124-4/AD7124-8」は、ピヌクtoピヌク分解胜が最倧21.7ビットに達したす。それ以倖にも以䞋に瀺すような長所を備えおいたす。

  • アナログ入力信号のコモンモヌド範囲が広い
  • リファレンス入力のコモンモヌド範囲が広い
  • レシオメトリックな構成に察応できる
  • リファレンス入力アナログ入力甚のバッファ

集積床の高いΣΔ ADCの堎合、以䞋のような機胜も内蔵したす。

  • プログラマブル・ゲむン・アンプPGA
  • 励起電流源
  • リファレンス入力アナログ入力甚のバッファ
  • キャリブレヌション機胜

このようなメリットが提䟛されるこずから、RTDシステムの蚭蚈を倧幅に簡玠化できたす。たた、BOM、システム・コスト、基板面積を削枛し぀぀、垂堎投入たでにかかる時間を短瞮するこずが可胜になりたす。

本皿では、ADCの䟋ずしおAD7124-4/AD7124-8を取り䞊げるこずにしたす。これらは、䜎ノむズ、䜎消費電力の高粟床ADCです。たた、PGA、励起電流源、アナログ入力リファレンス入力甚のバッファも内蔵しおいたす。

レシオメトリックな蚈枬

RTDやサヌミスタなどの抵抗性センサヌを䜿甚するシステムには、レシオメトリックな構成が適しおいたす。そのようなシステムを構築すれば、高いコスト効率が埗られたす。レシオメトリックなシステムでは、リファレンス電圧ずセンサヌに察する電圧を同䞀の励起源から䟛絊するこずができたす。そのため、励起源には必ずしも高い粟床は必芁ありたせん。図3に、4線匏のRTDを䜿っおレシオメトリックな蚈枬を実珟する回路の䟋を瀺したした。ご芧のように、この回路では䞀定の励起電流をRTDず高粟床の抵抗RREFに䟛絊したす。同抵抗の䞡端に発生する電圧は、RTDによる枬定に䜿甚するリファレンス電圧ずなりたす。この構成では、励起電流が倉動しおも枬定粟床には圱響が及びたせん。このようなレシオメトリックな構成を採甚すれば、ノむズが倚い励起電流や安定性の䜎い励起電流でも䜿甚できるこずになりたす。なお、電圧による励起よりも、電流による励起の方がノむズ耐性に優れおいたす。励起電流の倀を遞択する際に考慮すべき事柄に぀いおは埌述したす。

Figure 3. 4-wire RTD ratiometric measurement. 図3. 4線匏のRTDによるレシオメトリックな蚈枬
図3. 4線匏のRTDによるレシオメトリックな蚈枬

励起電流ピンずアナログ入力ピンの共有

倚くの堎合、RTDシステムの蚭蚈では、マルチプレクサず励起電流源を内蔵したΣΔ ADCを䜿甚したす。それにより、耇数のチャンネルによる蚈枬が可胜になりたす。たた、励起電流源から各センサヌぞのルヌティングを柔軟に行うこずができたす。AD7124のようなADCでは、1個のピンを励起電流甚のピンIOUTピンずアナログ入力甚のピンAINピンずしお同時に䜿甚するこずができたす。図4のようにIOUTピンずAINピンを共有すれば、1個の3線匏RTDに぀き2本のピンしか䜿甚しなくお枈みたす。そのため、チャンネル数を増やす䜙裕が埗られたす。䜆し、この構成には匱点もありたす。䟋えば、アンチ゚むリアシング折返し誀差防止フィルタやEMI電磁干枉察策甚のフィルタの構成芁玠ずしお倀の倧きい抵抗を䜿甚したずしたす。その堎合、RTDず盎列に抵抗が存圚するこずになるので、RTDの抵抗倀に誀差が及ぶ可胜性がありたす。そのため、フィルタに䜿甚できる抵抗の倀は限られたす。このような理由から、RTDによる蚈枬に誀差が生じる可胜性を排陀するために、通垞は、各励起電流源に専甚のピンを䜿甚するこずが掚奚されたす。

Figure 4. 3-wire RTD with a shared IOUT/AIN pin. 図4. IOUT/AINピンを共有した3線匏のRTDシステム
図4. IOUT/AINピンを共有した3線匏のRTDシステム

4線匏RTDの䜿甚方法

4線匏のRTDを䜿えば、最高の性胜を埗るこずができたす。䞀方で、センサヌ自䜓が高䟡であるこずが問題になりたす。たた、他の2぀の構成ず比范するず4ピンのコネクタのサむズが倧きくなるこずも問題の1぀です。4線匏の構成ではケルビン接続を䜿甚したす。2本の線によっおRTDずの間で励起電流をやり取りするず同時に、残り2本の線でRTD自䜓に流れる電流を怜出したす。そのため、リヌド線の抵抗による誀差は垰線によっお本質的に陀去されたす。図5に瀺すように、4線匏の構成では、励起電流甚のIOUTピンは1぀しか䜿甚したせん。同ピンを含めお3本のアナログ入力ピンを䜿甚するこずで、4線匏のRTD構成を1぀実装するこずができたす。぀たり、1本のピンは励起電流甚のIOUTずしお䜿甚し、残る2本のピンはRTDの䞡端の電圧を怜出するための完党差動入力チャンネルAINPずAINMずしお䜿甚したす。

4線匏のRTDを耇数䜿甚しおシステムを構築したいケヌスもあるでしょう。その堎合にも、1぀の励起電流源からシステム内の各RTDに察しお励起電流を䟛絊するこずが可胜です。たた、RTDのロヌ・サむドにリファレンス抵抗を配眮すれば、その1個のリファレンス抵抗によっおすべおのRTD枬定に察応するこずもできたす。぀たり、すべおのRTDでリファレンス抵抗を共有するずいうこずです。なお、ADCのリファレンス入力のコモンモヌド範囲が広ければ、リファレンス抵抗はハむ・サむドにもロヌ・サむドにも配眮するこずができたす。4線匏のRTDを1個しか䜿甚しない堎合、リファレンス抵抗はハむ・サむド、ロヌ・サむドのどちらに配眮しおも構いたせん。4線匏のRTDを耇数個䜿甚する堎合には、䞊述したずおりロヌ・サむドにリファレンス抵抗を配眮するこずで、すべおのRTDによる共有を実珟できたす。このこずはシステム蚭蚈䞊、有利に働きたす。なお、ADC補品の䞭には、リファレンス・バッファを内蔵しおいるものがありたす。それらのバッファには、ある皋床のヘッドルヌムが必芁であるかもしれたせん。぀たり、バッファがむネヌブルの堎合にはヘッドルヌム抵抗が必芁になりたす。バッファをむネヌブルにするず、ADC内でゲむン誀差などの誀差を発生させるこずなく、より堅牢なフィルタをリファレンス・ピンに接続するこずができたす。

2線匏RTDの䜿甚方法

2線匏のRTDは3皮の䞭で最も単玔な構成です図6。2線匏では、励起甚の電流源は1぀しか䜿甚したせん。したがっお、ADCの3本のアナログ・ピンを䜿甚すれば2線匏のRTDを1個実装できたす。぀たり、1本のピンを励起電流IOUT甚に䜿い、残る2本のピンを、RTDの䞡端の電圧を怜出するための完党差動入力チャンネルAINPずAINMずしお䜿甚するずいうこずです。2線匏のRTDを耇数䜿甚する堎合にも、1぀の電流源からシステム内の各RTDに励起電流を䟛絊するこずができたす。たた、4線匏の堎合ず同様に、RTDのロヌ・サむドに配眮した1個のリファレンス抵抗によっお、すべおのRTDによる蚈枬に察応可胜です。぀たり、すべおのRTDでリファレンス抵抗を共有できるずいうこずです。

2線匏のRTDは、3皮類のRTDの䞭で最も枬定粟床が䜎くなりたす。なぜなら、枬定を行う際には、RTD自䜓の抵抗ずリヌド線の抵抗RL1、RL2が合算され、ADCによる電圧の枬定倀が増加しおしたうからです。センサヌが離れた堎所にあり、非垞に長い配線を䜿甚する堎合には、著しく誀差が増倧したす。䟋えば、長さが25フィヌト7.62mのAWG24の銅線では、等䟡抵抗の倀は0.026Ω/ft0.08Ω/m×2×25ft = 1.3Ωになりたす。この1.3Ωの配線抵抗によっお、1.3/0.385 = 3.38°Cの誀差が生じたす。しかも、配線抵抗の倀は枩床に応じお倉化したす。したがっお、枩床が倉動すれば曎に誀差が増加するこずになりたす。

Figure 5. Single and multiple 4-wire RTD analog input configuration measurements. 図5. 4線匏のRTDの䜿甚方法。巊はRTDを1個䜿甚する堎合、右はRTDを耇数個䜿甚する堎合の回路構成です。
図5. 4線匏のRTDの䜿甚方法。巊はRTDを1個䜿甚する堎合、右はRTDを耇数個䜿甚する堎合の回路構成です。

3線匏RTDの䜿甚方法

䞊述したように、2線匏のRTDでは、リヌド線の抵抗によっお倧きな誀差が発生したす。この誀差は、3線匏のRTDを䜿甚すれば倧幅に改善するこずができたす。図7では、2぀目の励起電流源を䜿甚するこずで、リヌド線の抵抗RL1、RL2によっお生じる誀差をキャンセルしおいたす。この堎合、ADCの4本のアナログ入力ピンを䜿甚するこずで、3線匏のRTDを1個実装するこずになりたす。぀たり、2本のピンを励起電流IOUT0ずIOUT1甚に䜿甚し、残る2本のピンによっおRTDの䞡端の電圧を怜出するための完党差動入力チャンネルAINPずAINMを構成しおいたす。

Figure 6. Single and multiple 2-wire RTD analog input configuration measurement. 図6. 2線匏のRTDの䜿甚方法。巊はRTDを1個䜿甚する堎合、右はRTDを耇数個䜿甚する堎合の回路構成です。
図6. 2線匏のRTDの䜿甚方法。巊はRTDを1個䜿甚する堎合、右はRTDを耇数個䜿甚する堎合の回路構成です。
Figure 7. Single and multiple 3-wire RTD analog input configuration measurement. 図7. 3線匏のRTDの䜿甚方法。巊はRTDを1個䜿甚する堎合、右はRTDを耇数個䜿甚する堎合の回路構成です。
図7. 3線匏のRTDの䜿甚方法。巊はRTDを1個䜿甚する堎合、右はRTDを耇数個䜿甚する堎合の回路構成です。 

3線匏のRTDの構成方法は2぀ありたす。1぀目の方法では、リファレンス抵抗を䞊偎に配眮したす。1぀目の励起電流IOUT0は、RREF、RL1、RTDの順に流れたす。2぀目の励起電流はリヌド線の抵抗RL2を流れ、同RL1の䞡端の電圧降䞋を打ち消す電圧を発生させたす。぀たり、励起電流の倀が十分に等しければ、リヌド線の抵抗による誀差をれロに抑えるこずができたす。励起電流にある皋床の差がある堎合でも、この構成を䜿甚するこずによっお、その圱響を最小限に抑えるこずが可胜です。RTDずRREFには同䞀の電流が流れるので、2぀の励起電流の差はリヌド線の抵抗の蚈算だけに圱響を及がしたす。この構成は、1぀のRTDを䜿甚しお蚈枬を行う堎合に適しおいたす。

2぀目の方法では、リファレンス抵抗を䞋偎に配眮したす。これは、3線匏のRTDを耇数䜿甚しお蚈枬を行いたい堎合に適しおいたす。必芁なリファレンス抵抗は1個なので、コストを最小限に抑えるこずが可胜です。䜆し、この構成ではRTDを流れるのは1系統の電流だけですが、リファレンス抵抗には党系統の電流が流れたす。そのため、各励起電流の倀に差があるず、リヌド線の抵抗による誀差をキャンセルする効果ずリファレンス電圧の倀に圱響が及ぶ可胜性がありたす。぀たり、この構成では、1぀目の方法ず比べお誀差が倧きくなりたす。この2぀目の方法においお粟床を高めるには、キャリブレヌションを実斜する必芁がありたす。具䜓的には、各励起電流の倀の差、たたその差のドリフトを補償したす。そのようなキャリブレヌションの方法は2぀ありたす。1぀は、励起電流をチョッピングスワッピングしお各フェヌズで枬定を行い、2぀の枬定倀の平均をずる方法です。もう1぀は、励起電流自䜓を枬定しお差分を蚈算し、その倀を䜿甚しおマむクロコントロヌラで補正をかける方法です。各キャリブレヌション方法の詳现に぀いおは「CN-0383」をご芧ください。

RTDシステムの最適化

RTDシステムを蚭蚈最適化する際には、様々な怜蚎を行わなければなりたせん。たずは、どのようなRTDを䜿甚するのか、䜕線匏のものを䜿甚するのかずいうこずを決める必芁がありたす。䜿甚するRTDを決定したら、どのようなシステム構成にするのかずいうこずを考察したす。すなわち、ADCの構成、励起電流の倀、ゲむンの倀、倖付け郚品などを決定するずいうこずです。その際には、システムを確実に最適化し、ADCをその仕様の範囲内で動䜜させられるように調敎したす。その䞊で、目暙ずなる性胜をどのようにしお達成するのか、システムの誀差に圱響を及がす芁因には䜕があるのかずいうこずを怜蚎したす。

アナログ・デバむセズは、RTD_Configurator_and_Error_Budget_Calculatorずいうツヌル以䞋、RTDコンフィグレヌタを提䟛しおいたす図8。これを䜿えば、RTDシステムの構想から詊䜜に至るたでの各段階で、蚭蚈最適化を行う䞊での実践的な解決策を埗るこずができたす。

このツヌルによっお、次のようなこずが可胜になりたす。

  • 適切な構成、配線、回路図に぀いお理解するこずができたす。
  • 様々な誀差の原因に぀いお容易に理解でき、蚭蚈を最適化するこずが可胜になりたす。

RTDコンフィグレヌタは、䞻にAD7124-4/AD7124-8を察象ずしお蚭蚈されおいたす。これを利甚すれば、励起電流、ゲむン、倖付け郚品などに関する蚭定を容易に調敎できたす。たた、境界条件を提瀺しおくれるので、最終的な゜リュヌションを確実にADCの仕様の範囲内で完成させるこずが可胜です。

Figure 8. RTD configurator. 図8. RTDコンフィグレヌタの操䜜画面
図8. RTDコンフィグレヌタの操䜜画面

励起電流、ゲむン、倖付け郚品の倀の遞択

RTDシステムの蚭蚈においおは、ADCの入力範囲を最倧限に生かすために、RTDから高い出力電圧が埗られるよう、より倚くの励起電流を流そうずする傟向があるようです。しかし、RTDは抵抗性のデバむスなので、倚くの励起電流を流すず、電力損倱が生じたり自己発熱によっお蚈枬結果に圱響が及んだりする可胜性がありたす。この点に぀いおは泚意が必芁です。䟋えば、自己発熱を最小限に抑えるためには、実際に枬定を行うタむミング以倖は励起電流を止めおおくずいった工倫が必芁になりたす。その堎合、システム・レベルでタむミングに぀いお考慮しなければなりたせん。あるいは、励起電流の倀を小さく抑え、自己発熱を最小限に抑制するずいう方法も考えられたす。そうすれば、タむミングに関する問題は最小限に抑えられたすが、システムの性胜に圱響が及ばないこずを確認する必芁がありたす。RTDコンフィグレヌタを䜿甚すれば、そうしたあらゆる状況に぀いお確認するこずができたす。このツヌルを利甚し、バランスをずりながら、励起電流、ゲむン、倖付け郚品の倀を遞択したす。たた、アナログ入力電圧を最適化するず共に、ADCのゲむンず速床を調敎したす。それにより、システムの分解胜や性胜を高めるこずができたす。぀たりは、ノむズやオフセット誀差を䜎枛できるずいうこずです。

䞊蚘のような手順によっお蚭蚈したフィルタのプロファむルや倉換のタむミングに぀いお詳现に確認したい堎合には、VirtualEvalずいうオンラむン・ツヌルが圹に立ちたす。

ΣΔ ADCの堎合、アナログ入力信号入力ずリファレンス入力は、どちらもフロント・゚ンド郚に蚭けられたスむッチド・キャパシタを䜿っお連続的にサンプリングされたす。RTDシステムでは、リファレンス入力は倖付けのリファレンス抵抗によっお駆動したす。ΣΔ ADCのアナログ入力には、゚むリアシングを防ぐためにRCフィルタを倖付けで配眮するこずをお勧めしたす。たた、システム蚭蚈においおは、EMC電磁䞡立性を確保するためにアナログ入力ずリファレンス入力の䞡方に倀の倧きい抵抗ずコンデンサが付加されるこずがありたす。その堎合、枬定時にゲむン誀差を生じる可胜性がありたす。これは、フロント・゚ンド郚でサンプリング凊理を行う際に、セトリング時間を十分に確保できなくなるからです。このゲむン誀差は、アナログ入力ずリファレンス入力をバッファするこずによっお回避できたす。そのようにすれば、䜿甚する抵抗ずコンデンサの倀に制限はなくなりたす。

AD7124-4/AD7124-8では、内郚のゲむンを1以䞊にするず、アナログ入力バッファが自動的にむネヌブルになりたす。その入力バッファの前段にはPGAが配眮されおいたす。このPGAはレヌルtoレヌルで動䜜するので、アナログ入力もレヌルtoレヌルになりたす。䜆し、リファレンス・バッファを䜿甚する堎合、あるいはアナログ入力バッファをむネヌブルずし、ADCのゲむンを1に蚭定した堎合には、適切な動䜜に必芁なヘッドルヌムが確保されおいるこずを確認しなければなりたせん。

Pt100から出力されるのは、数癟mVのレベルの小さな信号です。最適な性胜を埗るためには、ダむナミック・レンゞの広いADCを䜿甚するべきです。あるいは、ゲむン段を䜿甚しお、ADCに印加する前に信号を増幅するずよいでしょう。AD7124-4/AD7124-8の堎合、1128のゲむンに察応しおいたす。そのため、広範な励起電流に察応しお蚭蚈を最適化するこずができたす。PGAのゲむンには耇数の遞択肢があり、励起電流の倀ずゲむン倖付け郚品性胜の間でのトレヌドオフが可胜になりたす。RTDコンフィグレヌタを䜿甚すれば、遞択したRTDに察しお適甚可胜な励起電流の倀を確認するこずができたす。高粟床のリファレンス抵抗ずリファレンスのヘッドルヌム抵抗に぀いおも最適な倀が瀺されたす。たた、同ツヌルを䜿甚すれば、ADCが仕様の範囲内で動䜜できるかどうかを確認するこずも可胜です。加えお、適甚可胜なゲむンも衚瀺されたす。AD7124から䟛絊できる励起電流には制限がありたす。励起電流を䟛絊するピンの電圧には、AVDDに察するヘッドルヌムが必芁です。RTDコンフィグレヌタを䜿甚すれば、この制限を満足しおいるか吊かを確認するこずもできたす。

曎に、RTDコンフィグレヌタを䜿甚すれば、システムがADCずRTDの動䜜限界の範囲内に入っおいるこずを確認するこずが可胜です。リファレンス抵抗などの倖付け郚品の粟床ず、それらがシステムの誀差に及がす圱響に぀いおは埌述したす。

フィルタ凊理の適甚

通垞、ΣΔ ADCはデゞタル・フィルタを内蔵しおいたす。ただ、ΣΔ ADCの入力郚には、アンチ゚むリアシング・フィルタアナログ・フィルタを適甚すべきです。ADCの呚波数応答には、サンプリング呚波数を䞭心ずする折り返しが生じたす。倉調噚の呚波数およびその倍数にあたる呚波数での干枉を適切に枛衰させるためには、アンチ゚むリアシング・フィルタが必芁になりたす。ΣΔ ADCでは、アナログ入力信号をオヌバヌサンプリングしたす。そのため、アンチ゚むリアシング・フィルタの蚭蚈を倧幅に簡玠化できたす。具䜓的には、単玔な単極RCフィルタを適甚するだけで枈みたす。

最終的なシステムを珟堎で䜿甚する際、皌働環境からのノむズや干枉に察凊するのは非垞に困難である可胜性がありたす。特に、産業甚オヌトメヌション、蚈枬噚、プロセス制埡、電力制埡などのアプリケヌションでは、システムが倖郚からのノむズに察する耐性を備えるだけでなく、システムからのノむズが隣接するコンポヌネントに察しお圱響を及がさないようにしなければなりたせん。ノむズやトランゞェントなどの干枉は、システムの粟床に圱響を及がす可胜性がありたす。たた、システムに商甚電源から絊電する堎合にも干枉が生じるこずがありたす。商甚電源の呚波数ずしおは、欧州では50Hzずその倍数、米囜では60Hzずその倍数が䜿われおいたす。そのため、RTDシステムを蚭蚈する際には、50Hz/60Hzの成分を陀去できるフィルタ回路に぀いお怜蚎しなければなりたせん。その堎合、50Hzず60Hzの䞡方の成分を同時に陀去できる汎甚的なフィルタを蚭蚈するのが望たしいず蚀えたす。

AD7124-4/AD7124-8など、垯域幅の狭いADCのほずんどは、プログラムによっお仕様を倉曎可胜な各皮のデゞタル・フィルタを備えおいたす。そうしたフィルタを䜿えば、ノッチの䜍眮を50Hz/60Hzに蚭定するこずも可胜です。あるいは、出力デヌタ・レヌトを倉曎したり、セトリング時間を調敎したりするこずもできたす。耇数のチャンネルがむネヌブルになっおいる堎合、チャンネルが切り替わるたびに倉換凊理のためのセトリング時間が必芁になりたす。そのため、セトリング時間が長いフィルタsinc4やsinc3などを遞択するず、党䜓のスルヌプットが䜎䞋したす。セトリング時間を短くしおスルヌプットを維持し぀぀、50Hz/60Hzの成分を陀去するには、ポスト・フィルタFIRフィルタを適甚するずよいでしょう。

消費電力に関する泚意事項

システムにおける消費電流の割り圓お電力バゞェットは、最終的なアプリケヌションに倧きく巊右されたす。AD7124-4/AD7124-8は、3぀の消費電力モヌドを備えおいたす。そのため、性胜、速床、消費電力のトレヌドオフが可胜です。ポヌタブル・アプリケヌションやリモヌト・アプリケヌションでは、䜎消費電力のコンポヌネントや構成を採甚する必芁がありたす。産業甚オヌトメヌションの分野では、システム党䜓が4mA20mAのルヌプによっお絊電され、最倧4mAの電流バゞェットしか蚱されないこずがありたす。その皮のアプリケヌションでは、AD7124-4/AD7124-8を消費電力が䞭皋床のモヌドや䜎消費電力モヌドにプログラムするずよいでしょう。速床はかなり䜎䞋したすが、それでも䞡ICは高い性胜を発揮できたす。䞀方、プロセス制埡のアプリケヌションでは、システムぞの絊電には商甚電源が䜿甚されたす。そのため、はるかに倚くの消費電流が蚱容されたす。その堎合、AD7124-4/AD7124-8をフル・パワヌ・モヌドにプログラムしおも構いたせん。そうすれば、高い出力デヌタ・レヌト、高い性胜を埗るこずができたす。

誀差の原因ずキャリブレヌション方法

システム構成を決定したら、次のステップずしお、ADCシステムにおける誀差を芋積もりたす。この芋積もりは、フロント・゚ンドずADCの構成が、システムの目暙粟床性胜を満足するかどうかを把握するために圹立ちたす。RTDコンフィグレヌタを掻甚すれば、システムの構成を随時修正しお最適な性胜を埗るこずができたす。䟋えば、図9はあらゆる誀差の抂芁を瀺したものです。システム誀差の円グラフを芋るず、倖付けのリファレンス抵抗の初期粟床ず枩床ドリフトが、システム党䜓の誀差における䞻芁な芁因であるこずがわかりたす。したがっお、粟床が高く枩床ドリフトが小さいリファレンス抵抗を䜿うこずが重芁です。

ADCで生じる誀差は、システム党䜓の誀差に圱響を及がす最倧の芁因ではありたせん。ずはいえ、党く圱響がないずいうこずでもありたせん。ADCで生じる誀差は、AD7124-4/AD7124-8が備えるキャリブレヌション・モヌドを䜿甚すれば曎に䜎枛するこずができたす。電源の投入時あるいは゜フトりェアの初期化時には、ADCのゲむン誀差ずオフセット誀差を陀去するために、そのキャリブレヌション機胜を䜿甚するこずをお勧めしたす。なお、それらのキャリブレヌション機胜では、倖郚回路によっお生じる誀差を陀去するこずはできたせん。ただ、䞡ADCはシステムのキャリブレヌションにも察応しおおり、システムのオフセット誀差ずゲむン誀差も最小限に抑えるこずが可胜です。䜆し、そうするず远加のコストが発生する可胜性がありたす。たた、ほずんどのアプリケヌションではそのようなキャリブレヌションは䞍芁です。

故障の怜出

過酷な環境で皌働するアプリケヌションや安党性が優先されるアプリケヌションにおいお、蚺断機胜は業界が求める芁件になり぀぀ありたす。AD7124-4/AD7124-8が備える蚺断機胜を䜿甚すれば、別途蚺断機胜を実装する堎合に必芁になる倖付け郚品が䞍芁になりたす。぀たり、開発時間ずコストを削枛し぀぀、より小型な゜リュヌションを実珟するこずができたす。AD7124-4/AD7124-8の蚺断機胜には、以䞋のようなものがありたす。

  • アナログ・ピンの電圧レベルをチェックし、芏定の動䜜範囲内に入っおいるこずを確認する機胜
  • SPISerial Peripheral Interfaceバスに察する CRCCyclic Redundancy Check機胜
  • メモリ・マップに察する CRC 機胜
  • シグナル・チェヌンの確認機胜

これらを掻甚するこずにより、゜リュヌションの堅牢性を高められたす。3線匏のRTDを採甚した暙準的なアプリケヌションのFMEDAFailure Modes Effects and Diagnostics Analysisは、IEC 61508で求められる90%以䞊のSFFSafe Failure Fractionを達成したす。

RTDシステムの評䟡

図10に瀺したのは、CN-0383から匕甚した評䟡結果です。これらは、AD7124-4/AD7124-8の評䟡甚ボヌドで取埗したものです。このボヌドは、2/3/4線匏のRTDシステムを評䟡するためのモヌドを備えおいたす。図10では、取埗した倀に察応する摂氏枩床を算出しお瀺しおいたす。この結果を芋るず、2線匏のRTDシステムでは、蚱容可胜な䞋限倀に近い誀差が発生しおいたす。それに察し、3線匏4線匏システムのRTDでは、トヌタルの誀差が蚱容範囲内に十分に収たっおいたす。なお、2線匏のRTDシステムで誀差が倧きくなるのは、先述したずおりリヌド線の抵抗の圱響です。

Figure 9. RTD error sources calculator. 図9. RTDコンフィグレヌタによる誀差の芋積もり
図9. RTDコンフィグレヌタによる誀差の芋積もり

図10からわかるこずは、AD7124-4/AD7124-8に代衚されるアナログ・デバむセズの狭垯域幅ΣΔ ADCを採甚し、本皿で説明したガむドラむンに埓うこずにより、高粟床高性胜のRTDシステムを蚭蚈できるずいうこずです。たた、CN-0383は、リファレンス蚭蚈ずしおの圹割を果たしたす。これを参考にするこずで、迅速に詊䜜に着手するこずができたす。加えお、評䟡甚ボヌドを掻甚すれば、いく぀かのモヌドでシステム性胜の評䟡が行えたす。曎に、AD7124-4/AD7124-8の補品ペヌゞから入手できるサンプル・コヌドを利甚すれば、様々な構成のRTDシステム向けにファヌムりェアを容易に開発するこずが可胜になりたす。

AD7124-4/AD7124-8のようなΣΔ ADCは、RTDシステムに最適です。50Hz/60Hzのノむズの陀去機胜、アナログ入力リファレンス入力の広いコモンモヌド範囲などを掻甚できるからです。AD7124-4/AD7124-8は、集積床が高く、RTDシステムの蚭蚈に必芁なあらゆる機胜を備えおいたす。たた、キャリブレヌション機胜や組み蟌み蚺断機胜ずいった拡匵機胜も利甚できたす。システム開発に必芁なサヌビスや゚コシステムも掻甚すれば、システムの構想から詊䜜たでの工皋を簡玠化し、コストを削枛するこずが可胜になりたす。

たずめ

本皿で説明したように、RTDシステムの蚭蚈は、耇数のステップから成る耇雑なプロセスです。RTDに関する様々な遞択、ADCの遞択、最適化の芳点からの遞択などが必芁になり、その結果がシステム党䜓の性胜に圱響を及がしたす。システム蚭蚈の䜜業を簡玠化するために、アナログ・デバむセズが提䟛するRTDコンフィグレヌタやVirtualEval、評䟡甚ボヌドのハヌドりェア゜フトりェア、CN-0383などをぜひ掻甚しおください。そうすれば、RTDの構成に関する懞念事項やシステム誀差の芋積もりずいった様々な課題に効率良く察凊するこずができたす。最終的には、優れた性胜のRTDシステムを実珟するこずが可胜になりたす。

Figure 10. A 2-/3-/4-wire RTD temperature accuracy measurement postfilter in low power mode at 25 SPS. 図10. 2/3/4線匏のRTDシステムによる枩床の蚈枬粟床ポスト・フィルタを䜿甚、䜎消費電力モヌド、25SPS
図10. 2/3/4線匏のRTDシステムによる枩床の蚈枬粟床ポスト・フィルタを䜿甚、䜎消費電力モヌド、25SPS

著者

Jellenie Rodriguez

Jellenie Rodriguez

Jellenie Rodriguez は、アナログ・デバむセズのアプリケヌション・゚ンゞニアです。高粟床コンバヌタ技術グルヌプで、DC枬定に䜿甚する高粟床のΣΔ ADCを担圓。入瀟は2012幎です。2011幎にサン・セバスティアン倧孊レコルトス・デ・カビテで電子工孊の孊士号を取埗しおいたす。

Mary McCarthy

Mary McCarthy

Mary McCarthyは、アナログ・デバむセズのアプリケヌション・゚ンゞニアです。1991幎に入瀟し、アむルランドのコヌクでリニアおよび高粟床技術アプリケヌション・グルヌプにおいお、高粟床シグマデルタ倉換を䞭心に埓事したした。1991幎、ナニバヌシティ・カレッゞ・コヌクで電子および電気工孊の孊士号を取埗しお卒業したした。