はじめに
高分解能D/Aコンバータ（DAC）の一般的な用途は、制御可能な高精度電圧源を提供することです。最大20ビットの分解能、1ppmまでの精度、および適度な速度を持つDACのアプリケーションには、医療用MRIシステムにおける傾斜磁場コイルの制御、試験測定機器における高精度DC源、質量分析法やガスクロマトグラフィーにおける高精度なセットポイントと位置の制御、科学技術アプリケーションにおけるビーム・プロービングなどがあります。
時代とともに、半導体処理技術とオンチップ・キャリブレーション技術が進歩してきたため、IC DACの高精度という定義も急激に変化してきました。かつては、高精度の12ビットDACは実用化が難しいと考えられていました。しかし近年では、高精度な医療、計測機器、および試験測定機器のアプリケーションにおいて16ビット精度が広く使われるようになりました。将来的には、制御システムや計測システムにおいてさらに高い分解能と精度が要求されるようになります。
集積回路の高精度アプリケーションには、現在、18/20ビット、1ppm精度のD/Aコンバータが要求されます。これは、以前には高価で取り扱いが難しく、低速なケルビン･バーレイ分圧器（標準器の研究室レベルの計測器であり、現場での計測システムにはほとんど不適切）によってのみ達成された性能レベルです。このような要求に対して、IC DACを組み合わせた半導体ベースのより便利な1ppm精度のソリューションが登場したのは近年のことです。しかしこの複雑なシステムは多くのデバイスを使用し、精度を達成するには頻繁なキャリブレーションと十分な使用上の配慮を必要とし、かさばるうえに高価となります（付録を参照）。高精度計測システム市場では、キャリブレーションや常時監視を必要とせず、使いやすく、保証された仕様を提供する、簡単で低価格の高精度DACが長らく待ち望まれていました。16/18ビットのモノリシック・コンバータから自然に進化したDACが、いまや現実のものとなっています。
AD5791：1ppm DAC
半導体プロセス技術、DACアーキテクチャの設計技術、高速なオンチップ・キャリブレーション技術の進歩によって、1ppm未満の相対精度、0.05ppm/℃の温度ドリフト、0.1ppm p-pのノイズ、1ppm未満の長期安定性、および1MHzのスループットを実現する、直線性と安定性が高く、高速セトリングのD/Aコンバータが可能になりました。この小型のシングル・チップ・デバイスは、高精度の仕様が保証され、ユーザーによるキャリブレーションが不要な、使いやすい製品です。図1は、AD5791とそのコンパニオンであるリファレンス／出力バッファの概略のブロック図を示します。
シングルチップ、電圧出力型の20ビットD/AコンバータであるAD5791は、1LSB（最下位ビット）の積分非直線性（INL）と微分非直線性（DNL）を仕様規定しており、1ppm精度のモノリシックD/Aコンバータとしては世界初の製品です（20ビットの1LSBは、220分の1＝1,048,576分の1＝1ppmです）。高精度の計測機器および試験測定機器システム向けに設計されたAD5791は、他のソリューションに比べて汎用性が卓越しており、少ないスペースとコストで高いレベルの精度と再現性を実現するため、これまではコスト的に使用がためらわれた計測アプリケーションへの利用を可能にします。
図2に示すように、その設計は高精度な電圧モードのR-2Rアーキテクチャを特長としており、最先端の薄膜抵抗マッチング技術と、オンチップ・キャリブレーション・ルーチンを使用することで、1ppmの精度レベルを達成します。デバイスは出荷時にキャリブレーション済みであるため、ランタイムのキャリブレーション・ルーチンは不要です。遅延は100ns以下であるため、AD5791は波形生成アプリケーションや高速制御ループでも使用できます。
AD5791は、そのすばらしい直線性に加えて、9nV/√Hzの出力ノイズ密度、0.1～10Hzの周波数帯において0.6μVのピークtoピーク・ノイズ、0.05ppm/℃の温度ドリフト、1000時間あたり0.1ppm未満の長期安定性を兼ね備えています。
高電圧プロセスを使ったデバイスなので、±16.5Vまでの両電源で動作します。出力電圧スパンは印加される正と負のリファレンス電圧（VREFPとVREFN）によって設定されるため、出力レンジを柔軟に選択できます。
AD5791の高精度アーキテクチャでは、3.4kΩのDAC内部抵抗を正確に駆動するため、リファレンス入力はセンスとフォースに分かれていて、ここに高性能な外付けアンプを使用することで、1ppmの直線性を保証します。非常に高インピーダンスで低容量の負荷が駆動されている場合や、負荷による減衰量が予測できそれが許容できる場合を除いて、3.4kΩの出力インピーダンスよる影響を取り除くために負荷駆動用の出力バッファが必要です。
これらのアンプは外付けであるため、ノイズ、温度ドリフト、速度を最適化するように選択できます。また、アプリケーションのニーズに応じてスケール係数（出力のスイング）を調整できます。リファレンス・バッファについては、低ノイズ、低オフセット誤差、低オフセット誤差ドリフト、低入力バイアス電流という特性を備えたデュアル・アンプであるAD8676を推奨します。大きなバイアス電流はDC直線性に悪影響を与えるため、リファレンス・バッファの入力バイアス電流仕様は重要です。入力バイアス電流を原因とする積分非直線性への悪影響は、一般に次式で表されます（ppm単位）。
ここで、IBIASの単位はnA、VREFPとVREFNの単位はボルトです。たとえば、±10Vのリファレンス入力スパンがある場合、100nAの入力バイアス電流によって、INL誤差は0.05ppmだけ増加します。
出力バッファの重要な条件は、リファレンス・バッファの場合と同様です。ただし、入力バイアス電流はAD5791の直線性に影響を与えませんが、オフセット電圧と入力バイアス電流は出力オフセット電圧に影響を与えることがあります。DC精度を維持するためには、出力バッファとしてAD8675を推奨します。高スループットのアプリケーションでは、高いスルーレートを持つ高速出力バッファ・アンプを必要とします。
表1は、適切な高精度アンプの重要な仕様を示します。
表1. 高精度アンプの重要な仕様
| ノイズ・スペクトル密度 | 1/f p-pノイズ（0.1～10Hz） | オフセット 電圧誤差 |
オフセット電圧誤差ドリフト | 入力バイアス 電流 |
スルーレート | |
| AD8675/AD8676 | 2.8 nV/√Hz | 0.1μV |
10μV |
0.2μV/°C |
0.5nA |
2.5V/μs |
| ADA4004-1 | 1.8 nV/√Hz | 0.1μV |
40μV |
0.7μV/°C |
40nA |
2.7V/μs |
| ADA4898-1 | 0.9 nV/√Hz | 0.5μV |
20μV |
0.1μV/°C |
100nA |
55V/μs |
AD5791によって、設計時間、設計リスク、コスト、およびボード・サイズを減らし、信頼性を高め、仕様を保証することができます。
図3に示す回路では、高精度なデジタル制御1ppm電圧源としてAD5791（U1）を実装し、リファレンス・バッファとしてAD8676（U2）を使用し、出力バッファとしてAD8675（U3）を使用することで、±10Vのレンジにおいて20μVのプログラム・ステップを実現します。絶対精度は、外部10Vリファレンスの選択によって決まります。
性能の測定
この回路の重要な指標は、積分非直線性、微分非直線性、および0.1～10Hzのピークtoピーク・ノイズです。図4は、INLの代表値が±0.6LSBの範囲内にあることを示します。
図5はDNLの代表値が±0.5LSBであることを示します。従って出力は、コード遷移の全範囲で単調増加性が保証されます。
図6に示すように、0.1～10Hz帯域幅のピークtoピーク・ノイズは約700nVです。
AD5791を入手したからと言って問題が解決したわけではありません
1PPMの回路の複雑さ
AD5791などの高精度な1ppm以下の部品が簡単に手に入るようになったからといって、1ppmシステムの構築を軽く考えたりやっつけ仕事で終わらせようなどと考えてはいけません。このレベルの精度で現れる誤差源について、慎重に考慮する必要があります。1ppm精度の回路における誤差の主な原因は、ノイズ、温度ドリフト、熱起電力、および物理的な応力です。これらの誤差が回路全体に結合／伝搬したり外部干渉が生じたりすることを最小限に抑えるには、高精度回路の構築技術に準拠する必要があります。ここでは、これらのポイントを簡単にまとめておきます。詳細については参考サイトをご覧ください。
ノイズ
1ppmの分解能と精度で動作するとき、ノイズを最小レベルに保つことは最も重要です。AD5791のノイズ・スペクトル密度は9nV/√Hzであり、その主な原因は3.4kΩのDAC内部抵抗によるジョンソン・ノイズです。システム・ノイズ・レベルの増加を最小限に抑えるには、すべての周辺部品によるノイズ増加分を小さくする必要があります。抵抗性のジョンソン・ノイズの影響によってノイズ計算の2乗和の平方根が大きく増加し、全体的なノイズ・レベルが増加することをさけるには、周辺回路の抵抗値はDAC内部抵抗より小さくします。AD8676リファレンス・バッファとAD8675出力バッファでは、DACの影響分をはるかに下回る2.8nV/√Hzというノイズ密度が仕様規定されています。
高周波ノイズは、簡単なRCフィルタで比較的容易に取り除くことができます。しかし、0.1～10Hzレンジの低周波1/fノイズは、DC精度に影響を与えないように取り除くことが容易ではありません。1/fノイズを最小限に抑える最も効果的な方法は、このノイズが回路に持ち込まれないようにすることです。AD5791が0.1～10Hzの帯域幅で生成する約0.6μV p-pのノイズは、DACの最小分解能である1LSBのレベル（±10Vの出力スパンでは1LSB＝19μV）をはるかに下回ります。回路全体での最大1/fノイズの目標は、約0.1LSB（つまり2μV）にします。これは適切な部品選択によって保証することができます。例えば図3の回路内のアンプは、それぞれ0.1μV p-pの1/fノイズを発生します。シグナル・チェーン内の3個のアンプは、回路出力において合計で約0.2μV p-pのノイズを発生します。これをAD5791からの0.6μV p-pに加算すると、予想される全体の1/fノイズは約0.8μV p-pとなり、図6示された測定値と密接に関連する値となります。このため、アンプ、抵抗、電圧リファレンスなどの追加される可能性のある他の回路に十分な余裕が与えられます。（補記）図3中の3個のOPアンプによるノイズは、次のような想定で計算されました。出力アンプのノイズ、0.1μVp-pは、そのままDAC出力に加算されます。2個のリファレンス・アンプのノイズは、単純な加算ではありません。例えばDACが+フルスケールの時、マイナス側アンプのノイズはDAC出力に伝達されません。－フルスケールの時は逆にプラス側アンプのノイズは出力に伝達されません。これらのアンプからのノイズは、ふたつのアンプ・ノイズの平均値（0.1μVp-p×2÷2＝0.1μVp-p）として計算しています。従ってDACの出力ノイズ（0.6μVp-p）に加算されるアンプからのノイズは、0.1μVp-p+0.1μVp-p＝0.2μVp-pとなります。全体のノイズは、これにDAC出力ノイズ、0.6μVp-pを加えたものになります。
ランダム・ノイズに加えて、電気的干渉の放射、伝導、誘導に起因する誤差を避けることも重要です。シールド技術、ガード技術、接地技術、プリント回路基板の適切な配線技術に細心の注意を払うことが不可欠です。
温度ドリフト
他の高精度回路と同様に、温度による全部品のドリフトは主要な誤差源です。ドリフトをできるだけ最小限に抑える鍵は、重要な部品には1ppm以下の温度係数を持つ部品を選択することです。AD5791は0.05ppm/℃というきわめて低い温度係数を示します。AD8676リファレンス・バッファは0.6μV/℃でドリフトし、全体で0.03ppm/℃のゲイン・ドリフトを回路に持ち込みます。AD8675出力バッファは、さらに0.03ppm/℃の出力ドリフトをもたらします。これをすべて加算すると、0.11ppm/℃という値になります。スケーリング回路とゲイン回路には、低ドリフトで熱的にマッチングした抵抗ネットワークを使用します。0.1ppm/℃までの抵抗トラッキング温度係数を持つ、Vishay社のバルク・メタルフォイル分圧器抵抗（シリーズ300144Zと300145Z）を推奨します。
熱電効果（熱起電力）
熱起電力は、ゼーベック効果によって発生します。異種金属の接合部には、温度に依存する電圧が生じます。発生する電圧は、接合部の金属部材に応じて0.2μV/℃から1mV/℃の範囲です。最も低いのは銅と銅の接合の場合で、0.2μV/℃未満の熱起電力（EMF）が生じます。最も大きいのは銅と酸化銅の場合であり、最大1mV/℃の熱起電力が生成されることがあります。小さな温度変動に対してもこのような反応性があるため、近くに高電力消費の素子が存在したり、プリント回路基板（PCB）上に動きの遅い空気の流れがあった場合でも、温度勾配が変化して、低周波1/fノイズと同様に低周波ドリフトとして現れる熱起電力の変化が生じます。熱起電力の影響を回避するには、システム内に異種メタルの接合部がないようにする、あるいは温度勾配をなくすといった方法をとります。ICパッケージ、PCB回路、配線、コネクタ内には多くの異なるメタルが存在するため、異種のメタル接合部をなくすことは実質的に不可能ですが、すべての接続部をきれいにして表面の酸化物を取り除くことは、熱電気電圧を低く維持する効果があります。回路を密閉して空気の流れから回路をシールドすることは、熱起電力の効果的な安定化方法であり、電気的シールドも行えるという付加価値が生じることもあります。図7には、気流に対して開かれた回路と密閉された回路での電圧ドリフトの差を示します。
熱起電力を相殺するには、回路に補償接点を取り入れるという方法もあります。しかし、正しい組合せと挿入した接点の位置を検証するには、かなりの試行錯誤と反復的なテストが必要です。これよりもはるかに効率的な方法は、信号パスにおける部品点数を最小限に抑え、それにより接点の数を最小化し、また局部的な温度と周囲温度を安定させることです。
物理的な応力
高精度のアナログ半導体デバイスは、パッケージに対する応力に敏感です。パッケージ内で使用される応力緩和材には応力を緩衝する効果があります。しかし、PCBの折り曲げなど、局所的な原因によってパッケージに直接加えられる圧力に起因する大きな応力を補償することはできません。プリント回路基板が大きくなるほど、パッケージが受ける可能性のある応力も増大します。したがって、敏感な回路はできるだけ小さなボード上に配置し、大きなシステムへの接続にはフレキシブル・コネクタまたは軟質コネクタを使用する必要があります。大きなボードになることが避けられない場合は、部品の2つ（できれば3つ）の面において、影響を受けやすい部品の周りに応力を避けるためのスリット（切り込み）をもうけると、ボードの曲げに起因して部品に生じる応力を大幅に抑制できます。
長期安定性
ノイズと温度ドリフトに続いて、長期安定性を考慮する必要があります。高精度アナログICはきわめて安定したデバイスですが、長期的な経年変化を受けます。AD5791の長期安定性は、125℃で一般に0.1ppm/1000時間未満です。この経年変化は累積的ではなく、平方根のルールに従います（デバイスが1ppm/1000時間で経年変化する場合、2000時間では√2ppm、3000時間では√3ppmの割合で経年変化します）。そして、温度が25℃低下するたびに、時間は一般に10倍長くなります。したがって100℃の動作では、10,000時間（約60週）にわたって0.1ppmの経年変化を想定できます。この考えを拡張すると、10年間にわたって0.32ppmの経年変化を想定できるため、10年間100℃で動作という条件下では、データシート上のDC仕様は0.32ppmだけドリフトすると想定できます。
回路構成とレイアウト
このような高精度が重要となる回路では、定格性能を保証するために電源とグラウンド・リターンのレイアウトに注意してください。プリント回路基板では、アナログ部とデジタル部を分離して、ボード内でそれぞれをまとめて配置するように設計する必要があります。複数のデバイスがAGNDとDGNDの接続を必要とするシステム内でDACを使用する場合でも、接続は1か所で行います。デバイスのできるだけ近くに星型のグラウンド・ポイントを構成してください。各電源電圧端子には、できるだけパッケージの近く（理想的にはデバイスのすぐ隣）に、10μFコンデンサと0.1μFコンデンサの並列接続による十分な電源パイパスを配置します。10μFコンデンサにはビーズ型タンタルを使用します。0.1μFコンデンサには、一般的な多層セラミック型など、実効直列抵抗（ESR）と実効直列インダクタンス（ESI）が小さいものを使って、高周波においてグラウンドへの低インピーダンス・パスを提供することで、内部ロジックの切替えによる過渡電流を処理する必要があります。各電源ラインに直列フェライト・ビーズを配置すれば、デバイスに混入する高周波ノイズのブロックにさらに役立ちます。
電源ラインはできるだけ太いパターンにしてインピーダンスを下げ、電源ライン上のグリッチによる影響を軽減させます。ボードの他の部分に対するノイズの放射を防止するには、クロックなどの高速なスイッチング信号をデジタル・グラウンドでシールドします。また、このような信号がリファレンス入力の近くやパッケージ下部を通過しないようにします。リファレンス入力でのノイズは、DAC出力に混入しやすいため、最小限に抑えることが重要です。デジタル信号とアナログ信号の交差を避け、ボードの両面のパターンは互いに直角になるように配線し、ボードを通過するフィードスルーの影響を減らします。
電圧リファレンス
回路全体の性能を大きく左右するのは外部電圧リファレンスであり、そのノイズと温度係数はシステムの絶対精度に直接的な影響を与えます。1ppmのAD5791 D/Aコンバータによってもたらされる技術的チャレンジをうまく利用するには、リファレンスと関連する部品には、DACの仕様に相当する温度ドリフトとノイズの仕様が要求されます。0.05ppm/℃の温度ドリフトを持つリファレンスは実際にはあり得ませんが、1μV p-p未満の0.1～10Hzノイズを持つ1ppm/℃および2ppm/℃の電圧リファレンスは存在します。
結論
高精度計測システム（および試験測定アプリケーション）の精度要求が高まるにつれて、これらのニーズを満たすためにより高精度な部品が開発されています。これらの部品は、ユーザ・キャリブレーションなしに1ppmのレベルで精度仕様が保証されており、使いやすくなっています。しかし、このレベルの精度を実現する回路を設計するときは、環境や設計に関連して多くの課題が存在することに注意しなければなりません。高精度な回路性能を実現するには、これらの課題を検討して理解し、正しい部品選択をすることが必要です。
参考資料
（アナログ・デバイセズのすべての部品については、www.analog.com/jp/をご覧ください。）- 「高精度アナログICの長期安定性、あるいは優雅に年をとって突然死を避ける方法」
アナログ・デバイセズ、Rarely Asked Questions（アナログ・デバイセズに寄せられた珍問／難問集） - 「Low Level Measurements Handbook」、（英語）第6版、Keithley、2004年。
- 「MT-031「データコンバータのグランディングとAGND／DGNDの不可解さの解決」（英語）
付録
図8は、最新の代表的な1ppm DACソリューションのブロック図を示します。回路のコアは2つの16ビットD/Aコンバータ（major DACとminor DAC）で構成され、その出力をスケーリングして加算することにより分解能を向上させます。major DACのLSBステップ間の分解能ギャップをminor DACが埋めるように、major DACの出力は減衰されたminor DAC出力と合計されます。
結合されたDAC出力は単調であることが必要ですが、高い直線性は要求されません。なぜなら、高精度のA/Dコンバータ（ADC）による絶え間ない電圧帰還によって固有の部品誤差が補正されて高性能が達成されるからです。したがって、回路の精度を制限するのは、DACよりもむしろADCです。しかし、絶え間ない電圧帰還が要求されてループ遅延が避けられないため、このソリューションは低速であり、セトリングに数秒かかることもあります。
この回路では、相当な努力によって、最終的には1ppmの精度を達成できますが、設計が複雑なため設計の繰返しが必要になる可能性があり、精度を達成するにはソフトウェア・エンジンと高精度のADCが必要になります。1ppmの直線性を保証されたADCがないために、1ppmの精度を保証するには、ADCも補正を必要とします。図8の簡単なブロック図は概念を示します。しかし実際の回路は、はるかに複雑であり、複数のゲイン、減衰、および加算段があるため、多くの部品を必要とします。また、誤差補正に必要なソフトウェアは言うまでもなく、2つのDACとADC間のインターフェースを可能にするデジタル回路も必要です。
